Funktsionaalsed signaaliprotsessorid (0)

FUNKTSIONAALSED SIGNAALIPROTSESSORID
Loengumaterjal 1 Toomas Ruuben
Toomas Ruuben. TTÜ Raadio ja sidetehnika 1 instituut.
Teemad Ülevaade DSP-dest, signaalitöötlusest, FPGA -dest Digitaalarvuti töö üldpõhimõtted
Tehted kahendsüsteemis (+,-,*,/ jne) Erinevaid arvsüsteemid Peamisi loogikafunktsioonid (AND, OR jne) Loogikavõrrandid Trigerid , registrid, dekoodrid, multipleksorid, demultipleksorid, aritmeetika loogika seadmed jne)
Toomas Ruuben. TTÜ Raadio ja sidetehnika 2 instituut.
1 Teemad Programmeeritavad loogikaseadmed CPLD , PLD FPGA FPGA ( Field programmable gate array )arhidektuurid, tööpõhimõtted Arenduskeskkonnad (Verilog, VHDL ) DSP versus FPGA Signaalitöötlusalgoritmid FPGA-s FPGA-de tootjad Laboratoorsed tööd www. xilinx .com www.altera.com Toomas Ruuben. TTÜ Raadio ja sidetehnika 3 instituut.
Digitaalsed signaaliprotsessorid (DSP) DSP ( Digital Signal Processor) on disainitud spetsiaalselt intensiivseks signaalitöötluseks. Üks levinumatest signaalitöötlusalgoritmidest on digitaalne filtreerimine mis baseerub järgmisel struktuuril:
N F -1
y (n ) = h(i )x(n - i ) i=0
Toomas Ruuben. TTÜ Raadio ja sidetehnika 4 instituut.
2 Digitaalsed signaaliprotsessorid (DSP) Miks on vaja eelpooltoodud operatsiooni teostamiseks DSP-d: Tehted on vaja sooritada kahe diskreedi vahelises ajas (lühike, näiteks 44000 Hz diskteetimissageduse juures 22.7 mikrosekundit) Tehete liikideks on: korrutamine , liitmine (akumuleerimine), andmete nihutamine Kui filter omab 50 järku, tuleb igal taktil (22.7 mikrosekundi jooksul) sooritada 50 korrutamistehet liitmistehet ning andmete nihutamist. Protsessori taktsagedus minimaalselt 6.6 MHz Tavaprotsessorid: Operatsioonid sooritatakse järjestikku. Signaaliprotsessorid: Operatsioonid sooritatakse paralleelselt (MACD) Toomas Ruuben. TTÜ Raadio ja sidetehnika 5 instituut.
Digitaalsed signaaliprotsessorid (DSP) MAC korrutamine, liitmine ja akumuleerimine. DSP-s samaaegselt ("Single intruction MAC") Seostatakse protsessori clock -iga (0.1....1 GHz) Võimsamad DSP-d sooritavad 8 MAC-I ühes tsüklis, seega kokku 8 GMAC sekundis FPGA-d võivad sooritada kuni 100 GMAC !! DSP - " advanced "/"super" HARVARD ARHIDECTURE !! Tavaprotsessorid- "Von Neumann Machine " Andmemälu siine võib olla palju erinevaid
Toomas Ruuben. TTÜ Raadio ja sidetehnika 6 instituut.
3 TMS320C6000
Toomas Ruuben. TTÜ Raadio ja sidetehnika 7 instituut.
TMS320C6000 TMS 320C6000 omab: VLIW (Very Long Instruction Word) arhidektuur 256-bitised instruktsiooni-koodid 4 korrutit! 4 ALU-d, kuni 1GHz (8 GMACi/s) Ujuvkoma (c67) ja püsikoma-variandid
Rakendused (pilditöötlus, sonar, radar , ADSL jne jne)
Toomas Ruuben. TTÜ Raadio ja sidetehnika 8 instituut.
4 DSP eelised
Mitu MAC operatsiooni sekundis Reaalaja töötlus Programmeerimise paindlikkus Suur jõudlus Normaalne hind
Tänapäeval PC on samuti suure jõudlusega, aga kas saab panna mobiiltelefoni sisse ?
Toomas Ruuben. TTÜ Raadio ja sidetehnika 9 instituut.
DSP puudused Orienteeritud liigselt ühte tüüpi operatsioonide sooritamiseks Süsteemi juhtloogika realiseerimine on tülikas Teinekord võib osutuda nn. "tankiga kärbse püüdmiseks"
Signaalitöötlus hakkab liikuma FPGA-de suunas Süsteemid võivad olla projekteeritud kui FPGA ja DSP kooslus või puhtalt FPGA-de baasil, mis sisaldavad signaalitöötlusplokke
Toomas Ruuben. TTÜ Raadio ja sidetehnika 10 instituut.
5 SISSEJUHATUS FPGA-sse FPGA-de areng on alguse saanud 1970-ndate aastate lõpust Eelkäiateks on PLA (Programmable Logic Array CPLD, XILINX lasi FPGA välja alates 1985. Koosneb lihtloogika elementidest (AND, OR), nende vahele koostatakse ühendused
Toomas Ruuben. TTÜ Raadio ja sidetehnika 11 instituut.
SISSEJUHATUS FPGA-sse PLA
Toomas Ruuben. TTÜ Raadio ja sidetehnika 12 instituut.
6 SISSEJUHATUS FPGA-sse Kõrge integreerituse aste (VLSI-Very Large Scale Integration) võimaldab luua väikese maksumusega digitaalseid skeeme . ASIC ­ Application Specific Integrated Circuits FPGA ­ Field-Programmable Gate Arrays ­ Võimaldavad tuua turule uusi tooteid võimalikult lühikese ajaga seejuures maandades majanduslikke riske. FPGA korral kujundab süsteemi (tema sisemise loogilise struktuuri) lõppkasutaja. Laialdaselt kasutuses (signaalitöötlussüsteemid, SDR- software defined radio ) Toomas Ruuben. TTÜ Raadio ja sidetehnika 13 instituut.
SISSEJUHATUS FPGA-sse FPGA kujutab endast elementide (loogikalülitusete) võrku (array), mida on võimalik vastavalt vajadustele omavahel siduda. Kõik ühendused on kasutaja poolt programmeeritavad FPGA-de põhilised tootjad Xilinx (alates 1985) Actel Altera Plessy Plus AMD
Toomas Ruuben. TTÜ Raadio ja sidetehnika 14 instituut.
7 SISSEJUHATUS FPGA-sse FPGA arhidektuur
Toomas Ruuben. TTÜ Raadio ja sidetehnika 15 instituut.
SISSEJUHATUS FPGA-sse Iga kompanii poolt toodetud FPGA-d tuleks eraldi vaadelda. Tüüpiline FPGA koosneb kahemõõtmliest võrest mis sisaldab loogilisi plokke. Neid plokke on võimalik vastavalt vajadusele omavahel siduda. (vt. Joonis) Sidumine toimub programmeeritavate lülitite abil (programmable switches) Loogiliste plokkide arhidektuur võib olla koostatud mitmel erineval viisil. Lihtsam neist võib olla kahe sisendiga NAND (NING-EI) lülitus. Keerulistemaks on multipleksorid, otsingutabelid jne. Toomas Ruuben. TTÜ Raadio ja sidetehnika 16 instituut.
8 SISSEJUHATUS FPGA-sse Loogiliste plokkide defineerimisvõimalusi on lõputu hulk. FPGA konfigureerimisel kasutatakse kahte tüüpi vahendeid: Wire segments Programmale switches Sarnaselt loogiliste plokkide defineerimisele on olemas ka ühenduste tekitamise (routing architecture ) erinevaid viise, põhimõte Palju lihtsaid mooduseid Vähem mooduseid kuid olemuselt keerukamad
Toomas Ruuben. TTÜ Raadio ja sidetehnika 17 instituut.
SISSEJUHATUS FPGA-sse. Majanduslikud näitajad FPGA omab madalat prototüübi hinda ja võimaldab kiirendada arendusprotsessi FPGA-de miinused Suhteliselt väike kiirus võrreldes MPGA-ga (Mask-Programmed Gate Array). Põhjus-Programmeeritavad lülitid- taksitus - mahtuvus Väiksem nn. loogiline tihedus (Loogikaelementide arv, mis oleks võimalik paigutada ühele mikroskeemile). Programmeeritavate lülitite loomine võtab chip -il ruumi. Chip-I suuruse määrab siiski tema sisendite-väljundite arv, mitte tema loogiliste plokkide ja ühenduste arv. Seega ei pruugi hinna mõttes loogiline tihedus olla probleemiks. Toomas Ruuben. TTÜ Raadio ja sidetehnika 18 instituut.
9 Kaks Suuremat FPGA-de tootjat Nimi Xilinx Altera Asutatud 1984 Müügistrateegia "Tühi lint" PC lisakomponent Müügisegment Telecom ja Prof AV seadmed Käive 1843M 1290M Kasum 350M 323M Töötajaid 3353 2600
Toomas Ruuben. TTÜ Raadio ja sidetehnika 19 instituut.
FPGA võrreldes tavaprotsessoriga
Intel Xeon FPGA
Takt 3 Ghz 350 MHz Gflops 24 60 Võimsus 80 W 10 W Mälukiirus 3 GB/Sec 50 Gb/sec Sisemälu Kiirus 10 Tb/sec Kuni 700 Tb/sec
Toomas Ruuben. TTÜ Raadio ja sidetehnika 20 instituut.
10 FPGA võrreldes DSP-ga Kõige moodsam DSP Texas Instumendilt on hetkel TMS320C600 Omab VLIW (Very Long Instruction Word) arhidektuuri. Sisaldab 256 bitiseid instruktsiooni koode 4 korrutit! 4 ALU-d, kuni 1GHz (8 GMAC-I /s!) (TMS320C6416) Võrdluseks FPGA 350 MHz, 60 Gflops (omab erinevat sisu võrreldes GMAC-iga) Ujuvkoma (c67) ja püsikoma vaiandid (c62, c64) Kasutusvaldkonnad: Pilditöötlus, sonar, radar, tlf keskjaamad jne Osades rakendustes kasutatakse FPGA-d eeltöötluseks, enne DSPd
Toomas Ruuben. TTÜ Raadio ja sidetehnika 21 instituut.
SISSEJUHATUS FPGA-sse. Kasutusvaldkonnad ASIC (Application-Specific Integrated Circuits (ASICs)). Telekommunikatsiooni rakendused, DRAM controllerrid jne. Random Logic - asendab 10-20 PAL (Programmable Array Logic) Võib olla kasutusel ka lihtsalt prototüübina Protsessorite vaheline andmeülekanne, nende haldamine, parlleelsus (Hardware programming)
Toomas Ruuben. TTÜ Raadio ja sidetehnika 22 instituut.
11 FPGA-st ASIC-usse Xilinx Kasutatakse nn. katkisi FPGA-sid, mis sobiksid siiski konkreetse projekti tarbeks (Easypath)
Altera
Asendanda programmeeritavad struktuurid ASIC moodulitega (HardCopy)
FPGA-l baseeruva süsteemi projekteerimine on siiski kallim võrreldes ASIC-uga kuna Arendusvahendid võivad olla väga kallid (kuni 500 milj) Chipi tootmise kulud, vigade parandus läheb kalliks Keerukusest ja tehnoloogiast tulenev pikem arengutsükkel
Toomas Ruuben. TTÜ Raadio ja sidetehnika 23 instituut.
FPGA-de eelkäiad PLA ja PLD PLA (Programmable Logic Array) omab:
Kahte programmeeritavat tasapinda Võimaldab koostada suvalise kombinatsiooni AND/OR lülitustest Annab parima võimaliku loogikatiheduse Suur lülituste (fuse) arv Aeglane, keerukas, seoses kahe prorammeerimistasandiga
Struktuurskeemid tuuakse sageli lihtsustatud kujul. Loogikaelementide sisendid kujutatakse ühe juhtmega
Toomas Ruuben. TTÜ Raadio ja sidetehnika 24 instituut.
12 FPGA-de eelkäiad PLA ja PLD Traditsiooniline PLA struktuurskeem
Toomas Ruuben. TTÜ Raadio ja sidetehnika 25 instituut.
FPGA-de eelkäiad PLA ja PLD Tegelikkuses sisaldavad loogikalülitused mitmeid sisendeid .
Toomas Ruuben. TTÜ Raadio ja sidetehnika 26 instituut.
13 FPGA-de eelkäiad PLA ja PLD Näide
Toomas Ruuben. TTÜ Raadio ja sidetehnika 27 instituut.
FPGA-de eelkäiad PLA ja PLD Struktuurskeem võib olla välja toodud ka AND ja OR lülitusi eraldi välja toomata
Toomas Ruuben. TTÜ Raadio ja sidetehnika 28 instituut.
14 FPGA-de eelkäiad PLA ja PLD PAL (Programmable Array Logic) on PLA edasiarendus kus OR (VÕI) lültuste tasapind fikseeriti. PAL on PLD (Programmable Logic Device ) alus. PLD jaguneb omakorda SPLD ( Simple Programmable Logic Device ) CPLD ( Complex Programmable Logic Device )
PAL struktuuri iseloomustab:
Üks programmeeritav tasapind (OR tasapind on fikseeritud) AND/OR kombinatsioonide arv on piratud Loogiline tihedus on väiksem võrreldes PLA-ga Lülituste arv on väiksem, kiirem kui PLA
Toomas Ruuben. TTÜ Raadio ja sidetehnika 29 instituut.
FPGA-de eelkäiad PLA ja PLD SPLD arhidektuur (PAL)
Toomas Ruuben. TTÜ Raadio ja sidetehnika 30 instituut.
15 FPGA-de eelkäiad PLA ja PLD PLD-de prgrammeerimine seisneb antud juhul meile mittevajalike ühenduste likvideerimises. PLD võib olla ühekordselt või korduvalt programmeeritav.
Ühekordne programmeerimine
Ühenduste sõlmpunktides asuvad nn. kaitsmed (fuses). Programmeeria peab "läbi sulatama" kaitsmed ühenduskohtades mida ei vajata.
Mitmekordne
Kasutatakse FLASH mälu tehnoloogial baseeruvaid madala voolutarbega CMOS lülitusi Toomas Ruuben. TTÜ Raadio ja sidetehnika 31 instituut.
CPLD (Complex programmable logic device) CPLD on oma keerukuselt PAL-I ja FPGA vahepeal Omab mitmeid SPLD plokke ühes seadmes koos üldkasutatavate ühenduslülidega "Interconnect array-s"
Toomas Ruuben. TTÜ Raadio ja sidetehnika 32 instituut.
16 CPLD (Complex programmable logic device) Lihtloogika on võimalik realiseerida ühes SPLD plokis, keerukam loogika mitmes korraga kasutades plokkidevahelisi ühendusi
CPLD-de omadused: Arhidektuur, mis sisaldab globaalseid, plokkidevahelisi ühendusskeeme Lihtne, determineeritud ajastus (sünkroonsus) Marsruutimine on suhteliselt lihtne Saab ära kasudada PLD vahendeid, lisada tuleb vaid plokkidevahelised ühendused Võimaldab tekitada "laiadel siinidel" (palju paralleelseid sisendeid/väljundeid) baseeruvaid lülitusi. Ajastus on võimalik lihtsalt välja arvutada (kui palju kulub aega sisendist väljundisse)
Toomas Ruuben. TTÜ Raadio ja sidetehnika 33 instituut.
CPLD (Complex programmable logic device) Miks kasutada CPLD-d? Madalad väljatöötluskulud. Ümberprogrammeeritavus, arendusvahedid võivad olla teatud juhul tasuta. Riistvaraline risk on väike Lihtne disan. Kui algoritm on kirjeldatud skemaatiliselt või HDL (Hardware Description Language ) tasemel, saab kasutada CPLD olemasolevaid vahendeid optimiseerimiseks, paigalduseks ja marsruutimiseks. Kiire arendusprotsess. ISP (In System Programming). Arndusvahenditega luuakse nn. "bitstream", mis laetakse otse kas CPLD-sse või FPGA-sse. Näiteks arendussüsteem Eclipse , mis toetab suurimaid tootjaid Xilinx, Altera, Actel, AMD, Cypress ja Lattice. Miniatuursus. Väike kogumaksumus. Juba olemasolevat riistvara saab kasutada erinevate rakenduste jaoks
Toomas Ruuben. TTÜ Raadio ja sidetehnika 34 instituut.
17 ECLIPSE Test-arendus süsteem.
Sisaldab FPGA/CPLD-de andmebaasi Teostab "Scan Path Integrity Test (SPIT)" protseduuri JTAG ( Joint Test Action Group )liidesele, et ühildavus seadmega oleks tagatud. Teostab konfigureerimise ja programmeerimise. Võimaldab seadet testida ja analüüsida (Debugger)
Toomas Ruuben. TTÜ Raadio ja sidetehnika 35 instituut.
FPGA (Field Programmable Gate Array) FPGA omab regulaarset struktuuri loogilistest lülitustest (CELL) või moodulitest mida kasutaja saab piiranguteta kasutada. FPGA-d iseloomustab
Kanalipõhine marsruutimine Arendusvahendid on keerukamad võrreldes CPLD-ga. Kiire registrite konveierdamine ( pipeline ) Üks FPGA võib sisaldada üle 10 miljoni loogilise lülituse. Võivad olla kas ühekordselt (OTP) või mitmekordselt programmeeritavad ( SRAM tehnoloogia ). Üldstruktuurid võivad olla erinevalt üles ehitatud
Toomas Ruuben. TTÜ Raadio ja sidetehnika 36 instituut.
18 FPGA-de tüübid Üldiselt jagatakse nelja kategooriasse:
Sümmeetriline võre Nn. ridadel põhinev Hierarhiline PLD "Sea-of- Gates "
Eelpoolnimetatud kategooriad on üldised. Tegelikult sõltuvad otseselt tootjast. Igat tüüpi FPGA vajab erinevat CAD programmi. CAD programmid -võivad olla toodetud FPGA tootja poolt kui ka kolmandate osapoolte poolt Toomas Ruuben. TTÜ Raadio ja sidetehnika 37 instituut.
FPGA-de tüübid Sümmeetriline võre ja ridadel baseeruv
LB LB LB LB LB LB LB LB
LB LB LB LB LB LB LB LB
LB LB LB LB LB LB LB LB
Toomas Ruuben. TTÜ Raadio ja sidetehnika 38 instituut.
19 FPGA-de tüübid Sea-of-Gates ja Hierarhical PLD
PLA PLA PLA PLA PLA PLA PLA PLA
Toomas Ruuben. TTÜ Raadio ja sidetehnika 39 instituut.
FPGA-de tüübid Mis tüübile vastab see struktuurskeem ?
Toomas Ruuben. TTÜ Raadio ja sidetehnika 40 instituut.
20 Ühekordselt ja mitmekordelt programmeeritavad FPGA-d Erinevad teineteisest loogikalülituste ja nendevaheliste ühenduste implementeerimise poolest. Valitsevaks on staatilisel RAM-il põhinev ümberprogrammeeritav FPGA. SRAM-FPGA programmeeritakse ümber iga kord kui toide peale tuleb. (SRAM-FPGA kui kujutletav mälukiip) SRAM-FPGA-des kasutatakse traditsiooniliste lülituse asemel nn. olekutabeleid (LUT- Lookup Table) kus determineeritud operatsioonid on asendatud mälu indekseerimisega. Biti ülekandeks on FLIP -FLOP seade (kannab biti sisendist väljundisse vastavalt taktimpulssidele)
Toomas Ruuben. TTÜ Raadio ja sidetehnika 41 instituut.
Ühekordselt ja mitmekordelt programmeeritavad FPGA-d SRAM-il baseeruv loogiline lülitus
Toomas Ruuben. TTÜ Raadio ja sidetehnika 42 instituut.
21 Ühekordselt ja mitmekordelt programmeeritavad FPGA-d Ühekordselt programmeeritavad FPGA-d (OTP) kasutavad ühenduste tekitamisekd pöörd-kaitsmeid ("anti-fuse"). Ühekordselt programmeeritav FPGA ei vaja softi ümberlaadimist peale igat sisselülitamist, Sarnaneb PLD-ga.
Toomas Ruuben. TTÜ Raadio ja sidetehnika 43 instituut.
FPGA-de programmeerimise tehnoloogiad Programmeerimiseks kasutatakse " switch "-e, täpsem vaste oleks "programming element" (Static RAM cells, anti-fuses, EPROM transistors, EEPROM transistors). Peab vastama järgmistele omadustele Võtma chip-il nii vähe ruumi kui võimalik Peab omama väikest takistust asendis "ON" ja väga suurt takistust asendis "OFF" Peab omama väikest parasiitmahtuvust ümbritsevate juhtmete suhtes. Peab olema võimalik pigutada võimalikult palju elemente ühele mikroskeemile (Chip-ile) Elemendid peaksid olema ümberprogrammeeritavad Toomas Ruuben. TTÜ Raadio ja sidetehnika 44 instituut.
22 FPGA-de programmeerimise tehnoloogiad (Static RAM) Kasutusel erinevate kompaniide toodangus (sh. Xilinx) Programmeeritavad ühendused teostatake kasutades järgmisi elemente: Pass -transistors Transmission gates Multiplexors Kõiki elemente juhitakse SRAM rakkude (cell) abil Pass- transistor RAM cell juhib, kas "värav" on kinni või lahti. Kui on lahti, siis tekitatakse kahe juhtme vahele väga kõrge takistus, vastasel juhul madal takistus.
Toomas Ruuben. TTÜ Raadio ja sidetehnika 45 instituut.
FPGA-de programmeerimise tehnoloogiad (Static RAM) NB! Staatiline RAM ei hoia oma olekut. Selline FPGA tuleb konfigureerida alati uuesti kui toide peale lülitatakse. Olek tuleb säilitada kas ROM-is või kettal. Static RAM nõuab küllalt suurt ala mikroskeemist (vähemalt 5 transistori) Lisaks vajatakse lisatransistore "väravate" või multipleksorite tarbeks Eeliseks on lihtne ümberprogrammeeritavus.
Toomas Ruuben. TTÜ Raadio ja sidetehnika 46 instituut.
23 FPGA-de programmeerimise tehnoloogiad (Anti-Fuse) Seda tehnoloogiat kasutavad Actel Corp , QuickLogic ja Crosspoint Solutions. Konstruktsioonid on erinevad kuid tööpõhimõte sama Anti-fuse ­ pöördkaitse Normaalolekus omab kõrget takistust Programmeerides kõrge pingega, lühistatakse madala takistusega seisu Actel-I Anti fuse omab kolme taset: Alumine kiht-positiivselt laetud räni (n+diffusion) Keskmine kiht- dielectic Ülemine kiht ­ mitmekristalliline räni
Toomas Ruuben. TTÜ Raadio ja sidetehnika 47 instituut.
FPGA-de programmeerimise tehnoloogiad (Anti-Fuse) Programmeerimiseks lastakse 18 V pinge kaitse mõlemale otsale vooluga 5 ma. Tekkinud kuumuse tulemusena sulab dielektrik ning moodustub juhtivuslik side ülemise ja alumise kihi vahel (takisus 300 kuni 500 oomi ). Acteli "anti-fuse"-t kutsutakse ka kui PLICE anti-fuse. Quicklogic-u oma kutsutakse "ViaLink" omab madalamat takistust (80 oomi), vajalik programmeerimispinge on samuti madalam (10 volti ). Anti-Fuse omab väikest pindala võrreldes, teiste meetoditega, samas jälle kõrgepinge transistore. Toomas Ruuben. TTÜ Raadio ja sidetehnika 48 instituut.
24 FPGA-de programmeerimise tehnoloogiad (EPROM ja EEPROM) Tehnoloogiat kasutavad Altera Corp ja Plus Logic. Tehnoloogija on sama, mis EPROM mälude juures. Kasutatakse kui " pull down" seadet loogikaplokkide sisendites. Niikaua, kui transistor pole programmeeritud OFF positsiooni, hoiab ta loogilise ploki sisendit loogilise nulli tasemel. Puuduseks on see, et pull-up takisti tarbib voolu. Eeeliseks on, et on ümberprogrammeeritav kuid samas ei nõua välist andmehoidjat (ROM vm.)
Toomas Ruuben. TTÜ Raadio ja sidetehnika 49 instituut.
FPGA-de programmeerimise tehnoloogiad (EPROM ja EEPROM) EPROM pole elektriliselt ümberprogrammeeritav EEPROM on elektriliselt ümberprogrammeeritav. EEPROM võtab võrreldes EPROM-ga 2 korda enam ruumi.
Toomas Ruuben. TTÜ Raadio ja sidetehnika 50 instituut.
25 Implementeerimine CAD system (vt. Joonist). NB! Sõltub otseselt tootjast Põhilised etapid on: Loogilise skeemi genereerimine ( aplikatsioon ) ­ teisendatakse loogilisteks avaldisteks-võrranditeks. Loogiliste avaldiste optimiseerimine (kiirus-maht-algebraline minimiseerimine) Loogiliste avaldiste sidumine FPGA loogiliste plokkidega. Plokkide arvu minimiseerimine. Loogiliste plokkide efektiivne paigutamine FPGA-sse. Üritatakse minimiseerida ühenduste pikkusi. Marsruutimine -"wire segments"- "programmable switches" Programmeerimine. Toomas Ruuben. TTÜ Raadio ja sidetehnika 51 instituut.
XILINX
Toomas Ruuben. TTÜ Raadio ja sidetehnika 52 instituut.
26 XILINX CPLD
Toomas Ruuben. TTÜ Raadio ja sidetehnika 53 instituut.
XILINX Spartan 3 FPGA Madal hind, palju arhidektuurilisi omadusi. Hinna madalal hoidmiseks kasutab 90 nm tehnoloogiat Omab DSP funktsionaalsust (kaksteist 18*18 riistvaralist korrutit) Spetsiaalkorrutid väärtuste korrutamiseks konstandiga Kuni 330 GMAC suurusjärgus DSP funtsionaalsus Digital Clock Management , sageduste genereerimine 25-325 MHz Kvadratuurne ja täppisfaasi juhtimine Efektiivne mälukasitus: 520 Kb jagatud mälu, 1.87 Mb kaasatud Block-RAM-i LUT on võimalik ühendada kaskaadi, et saavutada pikemaid registreid Pipeline registrid video või juhtmevaba ühenduse tarbeks. Üldkasutatavad liidesed väliste mäluseadmete ühendamiseks
Toomas Ruuben. TTÜ Raadio ja sidetehnika 54 instituut.
27 XILINX Spartan 3 FPGA