Digiloogika II konspekt (0)

1. Binaar- ja kümnendarvud, nende erinevus, milleks on binaararvud arvutite juures vajalikud?
Erinev arvude kujutamine. Binaararve kasutatakse riistvara tasandil 1(kõrge) ja 0 (madal) väljendamiseks .
2. NOT, AND, OR, NAND , NOR, XNOR, XOR. Tunda eelmainitud loogikatehete tõeväärtustabeleid kahe ja enama sisendi ning ühe väljundi puhul, osata joonistada nende skeeme .
XNOR on komparaator , XORi puhul kui on erinevad sisendid, siis väljundiks 1, muul juhul 0.
3. Milles seisneb transistori olulisus?
Transistor suudab juhtida palju tugevamat signaali võrreldes signaaliga, millega transistorit ennast juhitakse. Saab kasutada ka lülitina .
4. Mida ütleb Moore `i seadus?
Moore’i seadus ütleb, et iga 18 kuu tagant transistorite arv kahekordistub.
5. Mis peitub lühendite VHDL ja VHSIC taga? Lisa mõlema mõiste juurde lühike seletus.
VHDL – VHSIC hardware description language = on mõeldud rohkem riistvaraga tegelevatele inimestel.
VHSIC - very high speed integrated circuit = väga kiired integraallülitused
6. Mida tähistab lühend FPGA ? Lisa juurde lühike seletus. Kus neid tänapäeval kasutatakse?
Field Programmable Gate Array – selline integraallülitus, milles saab sünteesida loogikalülitusi. Time-to- market on kiire
7. Mis on ASIC ja mis on tema erinevus FPGAst?
ASIC on teatud disainile toodetud kivi, mida programmeerida enam ei saa. Tunduvalt odavam, kui FPGA osta, kui toota ASIC-eid suures koguses. FPGA-d saab programmeerida uuesti, see on arendustööriist, et ASICuid lõpuks tootma hakkata.
8. Mis on CPLD ja mis on tema erinevus FPGAst?
Complex programmable logic device – PAL-i ja FPGA omadustega kivi. FPGAs rohkem loogikaplokke. CPLD-s on inv,and,or aga FPGAs on LUT-id.
9. Mis on JTAG?
Joint Test Action Group – jadaliides programmeerimiseks
10. Mida tähendavad lühendid PROM, EPROM ja EEPROM ?
Kõik on mälu tüübid . PROM – programmeeritav püsimälu , kasutaja poolt muudetav põletades teatud rajad läbi kivisiseselt ja see on ühekordne protsess. EPROM – mälu, mille progremiseks kasutatakse teatud programmaatorit, mis progeb mälu pingeimpulssidega, mille amplituud on suurem, kui lugemiseks mõeldud pingeimpulsside amplituud. EEPROM – elektriliselt kustutatav mälu, mille andmed säilivad ka pärast toite eemaldamist. Progretakse ja kustutakse mälu sisu kõrgema pinge juures, nt 12V.
11. Mis on PLA? Lisa lühikirjeldus ja seletav skeem.
PLA on programmable logic array – hunnik AND-e ja OR-e. Esmalt AND-id, siis OR-id.
12. Mis on PAL? Lisa lühikirjeldus ja seletav skeem.
Programmable Array Logic – hunnik ANDe ja fikseeritud kogus OR-e.
13. Mida tähendab, et FPGAl on 100k gate’i?
1 gate on võrdeline ühe 2 sisendiga NANDiga. 100k gate ehk 2160 logic gates .
14. Millest koosneb FPGA logic cell?
Logic cell – on kombinatsioon LUTist ja mälu elemendist. Testid näitavad, 2,25 * tükk ( slice ) = loogika rakk (logic cell)
15. Millest koosneb FPGA CLB ja mida mõiste tähendab?
Configurable Logic Blocks – koosneb slice-idest, millest koosneb omakorda loogikaplokid.
16. Millest koosneb FPGA slice?
2st LUTist ja 2st mäluelemendist (kasutatavad kas flip -flopi või latchina).
17. Mis on peamine erinevus CLBde alamrühmade SLICEM ja SLICEL vahel?
SLICEM ning need võivad teha nii loogikat kui mälu funktsioone. SLICEL ainult loogikat – seega on nende tootmine soodsam ja ainult loogika puhul efektiivsemad.
18. Mis on HDL? Lisa lühikirjeldus.
HDL - Hardware Description Language. Riistvarakirjelduskeelse mudeli põhjal on võimalik hiljem süsteemi arvutis simuleerida või füüsilise elektroonikalülitusena teostada.
19. Nimeta vähemalt 7 HDL keelt
VHDL, Verilog, ABEL, AHDL, Atom, JHDL , RHDL, HML
20. Mis on UDM?
UDM - Universal Design Methodology
21. Sünkroonse disaini 5 reeglit:

• Kõik andmed läbivad loogika (eriti viivitus element tüüpi flip-flops) ühe takti jooksul.
  
• Viivitused on alati kontrollitud registrite poolt mitte kombinatoorloogika poolt.
  
• Ükski signaal , mis on komb. loogika poolt genereeritud, ei saa otse tagasi minna samasse komb. loogikasse kui ta ei ole enne läbinud registrit .
  
• Takte ei saa lasta läbi väratite. Takt signaalid peavad minema otse registrite takt signaali sisenditesse ilma läbimata kombinatoorloogikat.
  
• Andme signaalid peavad minema ainult kombinatoorloogikasse või registrite andmete sisenditesse.
  

22. Mis on gate count ja kuidas käib gate count FPGA puhul?
Gate count – mõiste pärineb ASIC tehnoloogiast, kus disain on lõpus taandatud lihtsaimate elementideni – NAND, NOR, puhvrid ja inverterid. Nende koguarvu saab kokku lugeda ja öelda, kui suur on gate count. FPGA puhul loetakse kokku suurte loogikaplokkide realiseerimiseks vajalikku elementide arv.
23. Mis on EDA vahendid?
EDA – Elektroonilise disaini automatiseerimine

• Simulatsiooni tarkvara ,
  
• Testbench generaatorid ,
  
• In-situ ( alias on site) vahendid,
  
• Süntees tarkvara (VHDL -> place -route sisend ),
  
• ATPG,
  
• BIST – Built-In Self-Test,
  
• Staatiline ajastuse analüsaator ,
  
• Formaalse verifikatsiooni tarkvara
  
• Place and route tarkvara (algselt Xilinxil see tasuline ),
  
• Floorplanning vahend (ise valida mis LUTe kasutame),
  
• FPGA programmeerimise vahend – (Digilent Adept).
  

24. Millest koosneb FPGA? Joonistage primaarne skeem FPGA sisemusest.
FPGA koosneb sisenditest, loogikaplokkidest, sisemistest ühendustest.
25. Mis on loogikaplokk ja millest see võib koosneda?
CLB koosneb slice’dest, mille omakorda moodustavad loogikaplokid. Loogikaplokki tulevad sisendandmed ja lähevad väljundandmed.
26. Mis on LUT ja milleks kasutatakse neid FPGAs?
Look -up table – kasutatakse, kuna LUTid suudavad realiseerida igat kombinatoorloogika elementi.
27. Programmeeritavate ühenduste puhul võib olla kasutusel ka hübriid rakk. Millest see koosneb?
Flashist (või EEPROMi) ja SRAM rakust.
28. Kuidas käib FPGA programmeerimine alates ideest, koodist kuni koodi tööle saamiseni FPGAl?
29. Millepärast on oluline hoida disain sünkroonne?
Kiip saab töötada korrektselt etteantud kiirusega ehk olla sünkroonne kui ajastused jäävad teatud piiridesse ja viivitused on relatiivselt kontrollitavad kui et mitte täiesti kontrollitavad.
30. Mida teeb place?
Jaotab funktsiooniplokkidele ülesanded laiali.
31. Mida teeb route?
Esmalt optimiseerib ja vajadusel vähendab vajaminevate nn kaablite arvu. Leiab signaalidele kõige lühema tee.
32. Pane õigesse järjekorda : optimeerime netlisti; laeme FPGAsse; kompilleerime netlisti; place; route; simuleeritav tulemus; kirjutame koodi.
Kirjutame koodi, kompileerime netlistis, optimeerime netlistis, simuleeritav tulemus, place, route, laeme FPGAsse.
33. Mis on VHDL koodi kolm peamist komponenti? Lisa lühikirjeldused.
Teegid(milliseid lisasid kasutame, nt artimeetika), entity(I/O viikude määramine), architecture (kuidas kood käitub).
34. Mis on kirjas ja millisel kujul .ucf failis ning mis on TestBench Xilinx ISE tarkvara puhul?
UCF failis on kirjas i/o viikude paigutus, kujul NET „led0“ LOC = „G12“
TestBench on simulaator, millega saab testida koodi käitumist.
35. Mis faililaiendiga on VHDLi kood ning TestBenchi kood Xilinx ISE tarkvara puhul?
Mõlemad .vhd
36. Mis olid neli TestBenchi juures kasutatavat erindi tüüpi? Milline neist peatab programmi töö?
Note , warning, error ja failure, mis peatab programmi töö.
37. Mis vahet on sünteesitaval ja simuleeritaval koodil? Too üks koodi elemendi näide.
Simuleeritaval koodil määratakse ise sisendite väärtused. Testbenchil on clocki ja stimulus process lisaks.
38. Miks on koodi kirjutamise puhul sulud olulised?
Et saavutada kindlasti soovitud loogiliste tehete järjekord .
39. Kas VHDL on tõusutundlik või mitte?
Ei ole.
40. Loo antud skeemile ENTITY:
ENTITY xorv2rat is
Port ( a, b : in std_logic;
X : std_logic);
END xorv2rat;
41. Loo antud skeemile ARCHITECTURE:
ARCHITECTURE xorarh of xorv2rat is
begin
x