TALLINNA TEHNIKAÜLIKOOL Infotehnoloogia teaduskond Nimi 1 tudengikood Nimi 2 tudengikood Nimi 3 tudengikood PRAKTIKUMI ÜLESANNE Juhendajad: Professor Peeter Ellervee Hardi Selg Tallinn 2017 Annotatsioon Töö eesmärgiks on luua minimaalne juhtloogika VHDL keeles vastavalt lähteülesandele. Töö tulemusena on loodud juhtloogika VHDL keeles poe eskalaatori, helisüsteemi, ukse ja valgustuse kontrollimiseks, samuti saadud juhtloogika valideeritud simulatsiooni teel. Töö on kirjutatud eesti keeles ning sisaldab teksti 21 leheküljel, 8 peatükki, 1 joonist, 2 tabelit. Sisukord Tallinn 2017 Sissejuhatus.........................................................
Loogikavõrrandid Trigerid, registrid, dekoodrid, multipleksorid, demultipleksorid, aritmeetika loogika seadmed jne) Toomas Ruuben. TTÜ Raadio ja sidetehnika 2 instituut. 1 Teemad Programmeeritavad loogikaseadmed CPLD, PLD FPGA FPGA (Field programmable gate array)arhidektuurid, tööpõhimõtted Arenduskeskkonnad (Verilog, VHDL) DSP versus FPGA Signaalitöötlusalgoritmid FPGA-s FPGA-de tootjad Laboratoorsed tööd www.xilinx.com www.altera.com Toomas Ruuben. TTÜ Raadio ja sidetehnika 3 instituut. Digitaalsed signaaliprotsessorid (DSP) DSP (Digital Signal Processor) on disainitud spetsiaalselt intensiivseks signaalitöötluseks. Üks levinumatest signaalitöötlusalgoritmidest on
kahe ja enama sisendi ning ühe väljundi puhul, osata joonistada nende skeeme. XNOR on komparaator, XORi puhul kui on erinevad sisendid, siis väljundiks 1, muul juhul 0. 3. Milles seisneb transistori olulisus? Transistor suudab juhtida palju tugevamat signaali võrreldes signaaliga, millega transistorit ennast juhitakse. Saab kasutada ka lülitina. 4. Mida ütleb Moore`i seadus? Moore’i seadus ütleb, et iga 18 kuu tagant transistorite arv kahekordistub. 5. Mis peitub lühendite VHDL ja VHSIC taga? Lisa mõlema mõiste juurde lühike seletus. VHDL – VHSIC hardware description language = on mõeldud rohkem riistvaraga tegelevatele inimestel. VHSIC - very high speed integrated circuit = väga kiired integraallülitused 6. Mida tähistab lühend FPGA? Lisa juurde lühike seletus. Kus neid tänapäeval kasutatakse? Field Programmable Gate Array – selline integraallülitus, milles saab sünteesida loogikalülitusi. Time- to-market on kiire 7
loogikaskeem koosneks kahe sisendiga JA-EI elementidest. f x1 x 2 x3 vx2 x3 x 4 v x1 x 2 x3 v x2 x3 x4 x1 x 2 x3 vx2 x3 x 4 v x1 x 2 x3 v x 2 x3 x 4 x1 x 2 x3 * x 2 x3 x4 * x1 x 2 x3 * x2 x3 x4 x1 x 2 x3 * x2 x3 x 4 * x1 x 2 x3 * x 2 x3 x4 Loogikaskeemi modelleerin Circuit Simulatoris. Karnaugh kaardi abil kontrollides selgub, et loogikaskeem on õigesti koostatud. 11. Modelleerida punktides 4, 7, 8, 9, 10 saadud tulemusi VHDL-is. Esitada nii VHDL-kood kui ka simulatsiooni tulemused (lainekujud). Modelleerimiseks kasutan zamiaCAD tarkvara. VHDL kood on järgmine: entity kodutoo is end kodutoo; architecture bench of kodutoo is signal x1, x2, x3, x4: bit; signal p4tdnk, p7mdnk, p8mknk, p9nor, p10nand: bit; begin -- Sisendsignaalid (sammuga 10 ns) -- '1': 0010, 0011, 0100, 1010 (0-40 ns) -- '0': 0000, 0111, 1000, 1011, 1101 (40-90 ns) -- '*': 0001, 0101, 0110, 1001, 1100, 1110, 1111 (90-160+ ns)
Loogikaskeem JA- EI elementidel avaldisele ((((X1' X3')' (X2 X3')')')' (X1' ((X2' X4')')')')' X3 X2 Y X1 X4 9 11. Modelleerida punktides 4, 7, 8, 9, 10 saadud tulemusi VHDL- is. Esitada nii VHDL- kood kui ka simulatsiooni tulemused (lainekujud). Soovitav on sisendsignaalid X1....X4 genereerida selliselt, et kaetud on ainult 1- de ja 0- de piirkonnad. VHDL- koodid entity kodu is port (x1, x2, x3, x4: in bit; y4, y7, y8, y9, y10: out bit); end kodu; architecture funktsioonid of kodu is begin -- Punkti 4 tulemus TDNK = y4 = x1'*x2'*x3'*x4' V x1'*x2'*x3'*x4 V x1'*x2'*x3*x4' -- V x1'*x2*x3'*x4 V x1*x2*x3'*x4' V x1*x2*x3'*x4
....................4 6.MDNK ja MKNK väärtused määramatuspiirkonnas...............................................5 7.MDNK minimaalseima keerukusega loogikaskeem (AND, OR, NOT)....................5 8.MKNK minimaalseima keerukusega loogikaskeem (AND, OR, NOT).....................7 9.MDNK loogikaskeem kahe sisendiga loogikaelementidel (OR-NOT).....................7 10.MKNK loogikaskeem kahe sisendiga loogikaelementidel (AND-NOT).................8 11.Punktides 4, 7, 8, 9 ja 10 saadud tulemused VHDL-s........................................8 11.1.funktsioonid.vhd........................................................................................... 10 11.2.test.vhd........................................................................................................ 12 2 1. Matriklinumbrile vastav 4-muutuja loogikafunktsioon
keerukusega loogikaskeemina elementidel AND OR NOT.....................................13 9. Realiseerida (punktis 3) MDNK-na saadud loogikafunktsioon lihtsaima loogikaskeemina kahe sisendiga loogikaelementidel (OR-NOT)............................13 10. Realiseerida (punktis 3) MKNK-na saadud loogikafunktsioon lihtsaima loogikaskeemina kahe sisendiga loogikaelementidel (AND-NOT).........................14 11. Modelleerida punktides 4, 7, 8, 9, 10 saadud tulemusi VHDL-is.....................15 11.1 Testpink..................................................................................................... 15 11.2 Punkti number 4 kood ja simulatsioon.......................................................16 11.3 Punkti number 7 kood ja simulatsioon.......................................................16 11.4 Punkti number 8 kood ja simulatsioon.......................................................17 11
disainivoog ülesanne) teostab oma sisemisi Protsesside rekursiivne deklareerimine (ADA, Protsesside suhtlemisel saadetakse andmeühikuid arvutusi VHDL) läbi ühesuunaliste FIFO kanalite Kuidas moodulid vahetavad Kanalisse kirjutamine on mitteblokeeriv Arhitektuuri valik omavahel informatsiooni Lugemine blokeeriv:
Signaalid on järjestatud ülevalt alla: a, b, c_in, c_out ja y. Sisendi väärtused on: a = 0, b = 1 ja c_in = 1. Tulemuseks saame, kui kõik bitid omavahel liidame. Kahendsüsteemis 0 + 1 + 1 = 10. Ülekanne c_out = 1 ja väljund y = 0. Summa vastus ja ülekanne c_in koos väljundiga y on sama arv. Joonis 7 sisaldab käitumusliku kirjelduse CASE lausega tulemust simulaatoril Kokkuvõte Ülesande käigus pidi looma 1-bitiline täissummaator VHDL keele. Lahendus pidi olema andmevoo kirjeldusstiiliga, käitumusliku kirjeldusstiiliga, kasutades IF-ELSE lauset ja käitumusliku kirjeldusstiiliga, kasutades CASE lauset. Lisaks pidi looma testpingi ja lõpetuseks simuleerida antud süsteemi ning jõuda järelduseni, et tulemus ei sõltu kirjeldusviisist. Programmi testimisel tegin läbi kõik lahendusviisid ja jõudsin järelduseni, et tulemus ei sõltu kirjeldusviisist.
0/1.0] 4.0 y1 = (t38 + t6 + t7)’ [2.0/2.0] 6.0 y2 = (t381i & t4i)’ [1.0/1.0] 6.0 y3 = (t2i & t56i)’ [1.5/1.5] 3.5 y4 = (t3 + t5 + t7)’ [2.0/2.0] 6.5 Elemendid: 7 x 2-NAND, 7 x 2-NOR, 1 x 3-NAND, 2 x 3-NOR Suurus: 7 * 1 + 7 * 1.5 + 1 * 1.5 + 2 * 2.0 = 23 Kriitiline tee: 6.5 Kokku: 17 elementi (+ 0% esialgsega võrreldes), suurus 23 (-29.9% esialgsega võrreldes), kriitiline tee 6.5 (-23.5%) Valideerimine VHDL koodid Tõeväärtustabel ------------------------------------------------------------------------ -- IAY0150 - Homework #1. Truth table ------------------------------------------------------------------------ library IEEE; use IEEE.std_logic_1164.all; entity f_system is port ( x1, x2, x3, x4: in std_logic; y1, y2, y3, y4: out std_logic ); end entity f_system; library IEEE; use IEEE.std_logic_1164.all; architecture tabel of f_system is begin process (x1, x2, x3, x4)
Computer Archives [Internet] VERR Verify Read Access VERW Verify Write Access VES Video Encoding Standard [Oracle] + Virtual Execution System VESA Video Electronics Standards Association VF Virtual Floppy VFAT Virtual File Allocation Table [Microsoft] V.FC Version.First Class (communications standard) VFD Vacuum Fluorescent Display VFW Video For Windows [Microsoft] VGA Video Graphics Array VGC Video Graphics Controller VHDL VHSIC Hardware Description Language VHF Very-High Frequency VHS Very High Speed + Video Home System + Virtual Host Storage VHSIC Very High Speed Integrated Circuit VI Visual Interactive (editor) [UNIX] VIA Virtual Interface Architecture [Intel] VIE Virtual Information Environment VIF Virtual Interface + Virtual Interrupt Flag VIM Vendor Independent Mail + Vendor Independent Messaging + Video Interface Module VIN Vehicle Identification Number
annaabi.ee 
