Leidsid 33 sarnast õppematerjali, mis on seotud failiga "Liitja/lahutaja". Need materjalid aitavad sul teemat sügavamalt mõista.
carry, tehe, gate, sisend, bitise, väljund, adder, ised, signaal, liitja, lahutaja, liitmis, tehte, signaalid, entity, architecture, bitine, bitist, portide, komponent, vector, component, sisendid, liitmise, programmis, tehet, simulatsioon, lahutamise, tegin, logic, begin, liitmine, praktikumi, func, 4bit, signal, sisendeid, hoian, tehete, neljanda1.1 Andmevookirjeldus Kõige pealt teen XOR tehted kolme sisendiga, milleks on a, b ja c_in. Nende tulemusena saan kätte y väärtuse. Seejärel arvutan ülekande, milleks on c_out. Joonis 1 peal on valem, millega arvutatakse c_out. Joonis 1 ülekdande arvutamine. Co vastab programmis c_out. 1.2 Käitumuslik kirjeldus IF-ELSE lausega Esiteks kontrollin, kas sisendid a ja b on võrdsed. Kui sisendid a ja b on võrdsed, siis arvutan välja ülekande, milleks on c_out ja tehteks on XOR tehe, milles kasutan sisendeid a ja b. Lisaks väärtustan väljundi nulliga, milleks on y. Kui sisendid a ja b ei ole võrdsed, siis väärtustan väljundi y nulliga. Järgmiseks kontrollin, kas sisend c_in on võrdne väljundiga y. Kui need on võrdsed, siis kontrollin, kas sisend c_in võrdub nulliga. Kui võrdub, siis väärtustan ülekandele c_out väärtusega 0. Kui sisend c_in võrdub ühega, siis ülekanne c_out saab väärtuseks ühe. Seejärel väärtustan väljundi y väärtusega null
4. Mida ütleb Moore`i seadus? Moore’i seadus ütleb, et iga 18 kuu tagant transistorite arv kahekordistub. 5. Mis peitub lühendite VHDL ja VHSIC taga? Lisa mõlema mõiste juurde lühike seletus. VHDL – VHSIC hardware description language = on mõeldud rohkem riistvaraga tegelevatele inimestel. VHSIC - very high speed integrated circuit = väga kiired integraallülitused 6. Mida tähistab lühend FPGA? Lisa juurde lühike seletus. Kus neid tänapäeval kasutatakse? Field Programmable Gate Array – selline integraallülitus, milles saab sünteesida loogikalülitusi. Time- to-market on kiire 7. Mis on ASIC ja mis on tema erinevus FPGAst? ASIC on teatud disainile toodetud kivi, mida programmeerida enam ei saa. Tunduvalt odavam, kui FPGA osta, kui toota ASIC-eid suures koguses. FPGA-d saab programmeerida uuesti, see on arendustööriist, et ASICuid lõpuks tootma hakkata. 8. Mis on CPLD ja mis on tema erinevus FPGAst?
U4: f_system port map (x1, x2, x3, y1d, y2d, y3d, y4d); y1x <= compare_signals (y1a, y1b, y1c, y1d); --võrdleb kõiki y1 tulemusi y2x <= compare_signals (y2a, y2b, y2c, y2d); --võrdleb kõiki y2 tulemusi y3x <= compare_signals (y3a, y3b, y3c, y3d); -- võrdleb kõiki y3 tulemusi y4x <= compare_signals (y4a, y4b, y4c, y4d); -- võrdleb kõiki y4 tulemusi Toplevel entity toplevel is Port ( led : out STD_LOGIC_VECTOR (7 downto 0);---defineerime väljund LEDid sw : in STD_LOGIC_VECTOR (2 downto 0));--defineerime sisendid end toplevel; architecture structure of toplevel is component f_system port ( x1,x2,x3: in std_logic; --defineerime f_system komponendi sisendid k, l, m, n: out std_logic ); --defineerime f_system komponendi väljundid end component; for U1: f_system use entity work.f_system(tabel);--ütleme U1, et kasutaks tõeväärtust for U2: f_system use entity work.f_system(dataflow);--U2 kasutab dataflow-d for
TALLINNA TEHNIKAÜLIKOOL Infotehnoloogia teaduskond I KODUTÖÖ Koostas: Nimi tudengikood Tallinn 2017 Funktsioonide leidmine f1 142438 * 5 * 5 * 5 * 5 * 5 = 445 118 750 = 1A87 F91E => Σ(1,7,8,9,10,15,16) 445 118 750 / 3 = 148 372 916 = 8D7 FDB4 => (4,13,11)- f2 142438 * 7 * 7 * 7 * 7 = 341 993 648 = 1462 68B0 => Σ(0,1,2,4,6,8,11) 341 993 648 / 3 = 113 997 882 = 6CB 783A => (3,7,10,12)- f3 142438 * 11 * 11 * 11 * 11 = 2 085 434 758 = 7C4D 3586 => Σ(3,4,5,6,7,8,12,13) 2 085 434 758 / 3 = 695 144 919 = 296F 11D7 => (1,2,9,14,16)- f4 142438 * 13 * 13 * 13 = 312 936 286 = 12A7 075E => Σ(0,1,2,5,7,10,15) 312 936 286 / 3 = 104 312 095 = 637 AD1F => (3,6,14,16)- Minimeerimine Lähte- espresso tulemus espr. v2 (-Dexact) espr. v3 (#010
kolmnurk jääb ette), väljundis c on 1 (sest tee csse ei lähe läbi kolmnurga), väljundis b on 0 (sest kolmnurk), väljundis a on 1 (sest kolmnurka pole) ■ Kui x2 algväärtus on 0, siis samal põhimõttel tema väärtus väljundis a on 0, väljundis b on 0, väljundis c on 1 ja väljundis d on 1. ■ Väljund, kus nii x1 kui ka x2 omasid väärtust 1, on c, kus seega tuleb ANDtehte vastuseks 1, True ■ Vastus: c f. Millisel joonisel on kujutatud sellele (binaar)algebralisele tehtele vastav loogikaahel? ■ Vastus: d g. Millisel joonisel on kujutatud sellele (binaar)algebralisele tehtele vastav loogikaahel?
8 1. DIGITAALELEKTROONIKA ALUSED 1.1. Diskreetsed ja arvsignaalid 1.1.1. Kvantimine Kvantimine tähendab klassikaliselt füüsikateoorialt kvantteooriale siirdumise menetlust. Informaatikas on kvantimine signaalitöötluse operatsioon, millega pidevale signaalile omistatakse kindlaks ajavahemikuks diskreetne väärtus. Kvantimine toimub nii signaali nivoo järgi kui ka ajas. Lisagem, et signaal on sõnumi (informatsiooni) füüsikaline kandja. Sõltuvalt füüsikalisest olemusest liigitatakse signaale pneumo-, hüdro-, elektri-, valgus- jms signaalideks. Mikroprotsessortehnikas käsitletakse peamiselt elektrisignaale, kuid erijuhtudel ka optilisi ehk valgussignaale. Suur osa looduslikest ja tehisprotsessidest on pidevatoimelised, s. t neid iseloomustavad pidevad olekusignaalid, mida saab mõõta või hinnata suvalisel ajahetkel. Pidevatoimelisi
Erinevaid arvsüsteemid Peamisi loogikafunktsioonid (AND, OR jne) Loogikavõrrandid Trigerid, registrid, dekoodrid, multipleksorid, demultipleksorid, aritmeetika loogika seadmed jne) Toomas Ruuben. TTÜ Raadio ja sidetehnika 2 instituut. 1 Teemad Programmeeritavad loogikaseadmed CPLD, PLD FPGA FPGA (Field programmable gate array)arhidektuurid, tööpõhimõtted Arenduskeskkonnad (Verilog, VHDL) DSP versus FPGA Signaalitöötlusalgoritmid FPGA-s FPGA-de tootjad Laboratoorsed tööd www.xilinx.com www.altera.com Toomas Ruuben. TTÜ Raadio ja sidetehnika 3 instituut. Digitaalsed signaaliprotsessorid (DSP) DSP (Digital Signal Processor) on disainitud spetsiaalselt intensiivseks signaalitöötluseks.
tutvu lausearvutuse keskkonnaga: http://logik.phl.univie.ac.at/~chris/gateway/formular-uk-zentral.html Millistel muutuja väärtustel on lause (Av(B&A))v(-A&(Cv(B&-C))) väär? Panna tuleb results only, 0 on väär 1 on õige Tutvu ajalooga saidis kuni II maailmasõda: http://www.maxmon.com/history.htm Loe läbi jutt ja proovi andmetega mängida: http://math.hws.edu/TMCM/java/DataReps/index.html Kahend süsteemi arvu(101101001) ->kümnend süsteemiks. Nr sisse ja bianarile punkt, ja vaatan base ten integeri kümnendarvudest annab Ecki appletis juuresoleva graafilise kujutise, teen kujundi ja vaatan base integeri mis vastab kahendsüsteemi arvule 1110001 ASCII tabelis? Nr sisse ja punkt bianari, vaatan ...teksti Kümnendsüsteemi arv 33 on kahendsüsteemis? 33 kirjutan ja Base-ten integer, vaatan bianary Loe läbi jutud Atbashi ja Caesari šifri (Caesar cipher) kohta: http://www.wikipedia.org 2 Tutvu ajalooga kuni 1970ndad: http://www.islandnet.com/~kpolsson/comphist/ 47-68 ingli
dioodloogika: kokku ühendatud n-p pooljuhid lüliti avatud, kui vool kulgeb noole suunas. Väljundvoolu hergnevustegur dioodide arv loogikaskeemis piiratud, kuna vastasel juhul võib ühte dioodi hakata läbima liiga suur vool ... summa eelnenud dioodidest * I ... vana, ei kasutata TTL Transistor-Transistor Loogika: bipolaarne transistor ... npn = emitter-base- collector ja pnp = emitter-base-collector ... viimane on negatiivse loogika näide (invertor) kolme olekuga väljund: Enabled+x1+x2. Kui E=0, f=? väiksema energitarbega & kiirem kui eelmine STTL Shotky TTL ... lisatud Shotky diood, kiire lülitumisega IIL Integrated Injection Logics ... suhteliselt madalam töökiirus, suurim elemenditihedus.. TTL modifikatsioon, milles kahe transistori pnpnp osad kokku ühendet ECL Emitter-Coupled Logic ... väga kiire bipolaartransistoritel põhinev loogika Pooljuhtide tehnoloogia: MOS Metal Oxide Semiconductor
dioodloogika: kokku ühendatud n-p pooljuhid lüliti avatud, kui vool kulgeb noole suunas. Väljundvoolu hergnevustegur dioodide arv loogikaskeemis piiratud, kuna vastasel juhul võib ühte dioodi hakata läbima liiga suur vool ... summa eelnenud dioodidest * I ... vana, ei kasutata TTL Transistor-Transistor Loogika: bipolaarne transistor ... npn = emitter-base- collector ja pnp = emitter-base-collector ... viimane on negatiivse loogika näide (invertor) kolme olekuga väljund: Enabled+x1+x2. Kui E=0, f=? väiksema energitarbega & kiirem kui eelmine STTL Shotky TTL ... lisatud Shotky diood, kiire lülitumisega IIL Integrated Injection Logics ... suhteliselt madalam töökiirus, suurim elemenditihedus.. TTL modifikatsioon, milles kahe transistori pnpnp osad kokku ühendet ECL Emitter-Coupled Logic ... väga kiire bipolaartransistoritel põhinev loogika Pooljuhtide tehnoloogia: MOS Metal Oxide Semiconductor
Eksami küsimused: 1. Mida tähendab mitmekiireline levi Mitmekiireline levi – info levib mööda peegeldusi, otselevi on väga harva. Kohale jõuab mitu lainet samaaegselt. Halb, sest lained liituvad (võivad tasakaalustada ennast ning signaal kustub ära, nõrgeneb). Kuna inimene liigub, muutub sagedus – lainepikkus – tuleb kogu aeg kanalit järgi kruttida. 2. Mida tähendab alla- ja üleslüli ning dupleks kaugus mobiilsides Pertaining to computer networks, a downlink is a connection from data communications equipment towards data terminal equipment. This is also known as a downstream connection. The uplink port is used to connect a device or smaller local network to a larger
2.9 Aritmeetilised tehted kahend-, kaheksand- ja kuueteistkümnendsüsteemis. Aritmeetikatehete sooritamise põhimõtted on samad kõigis positsioonilistes arvusüsteemides; see tähendab, ka kahend-, kaheksand-, kümnend- ja kuueteistkümnendsüsteemis. Liitmine ja lahutamine erinevates arvsüsteemides. 2.10 Korrutamine erinevates arvsüsteemides. Korrutamine on 2-ndsüsteemis kõige lihtsam tehe. 1-ga korrutamine tähendab arvu ümberkirjutamist ning nihet vasakule ühe koha võrra; nulliga korrutamisel toimub ainult edasinihutamine. Seejärel liidetakse vahekorrutised Näide: 2.11 Ülesanne 1d Arvutada järgmiste kahendarvude summa ja vahe. a) 1101011,101 ja 1011101,11 d) 1010111,0111 ja 1101110,101 e) 10111001,0011 ja 1101010,1101 b) 11101010,11 ja 10111101,011 c) 1011011,1011 ja
dioodid, transistorid, kondekad). Idee on soojusliku mõju kõikidele elementidele on yhesugune, juhtmete arvu vähendamine (seega ka mahtuvuse ja induktiivsuse v2hendamine). Selle tulemusena kiirus kasvab. OV toidetakse kahepolaarse pingega. OV sisendiks on kaks eri polaarsusega sisendit (st yhele sisenditest [mitteinverteeriv ehk otsesisend + ] signaali andmisel saame v2ljundiks sama polaarsusega signaali, teise sisendi [inverteeriv sisend - ] korral toimub signaali p88ramine 180 kraadi). Ideaalse OV parameetrid: 1) sisendvool (i(s) ja sisendpinge (v(s)): peaksid olema nullil2hedased. (sisendahel v6imalikult v2ikese v6imsusega) 2) pingev6imendustegur (k0) : ilma tagasisideta l6pmata suur. (tegelikud v22rtused umb 1000000). 3) sagedustunnusjoon: pingev6imendsutegur s6ltub sagetusest, suurtematel sagedustel k0 v2heneb. w(t) -> k0=1, nimetatakse OV piirsageduseks. ideaaljuht oleks kui k0 ei s6ltuks sagedusest.
Kui puuduvad mürad, siis kogu infohulk, mis edastati jõuab vastuvõtjasse. Põhimõtteliselt võivad lisanduda vaid välised häired. Kogu sisendsignaal edastatakse. (Infohulga kohta paragrahv 2a slaididelt) 12. Pideva edastuskanali läbilaskevõime. (Slaididelt paragrahv 6, slaid 8-10, 13-15) Pidev edastuskanal on selline, milles toimuvad protsessid on pidevad või siis vaadeldakse protsesse vaadeldakse pidevalt. Kanali sisendis on mingi signaal koos edasi kantavate parameetrite koguga ning kanali väljundis on edastatud signaal koos mürade (peamiselt tingitud kanali seadmetest) ja häiretega (seadmete välised). Pideva edastuskanali läbilaskevõime avaldub: Ps C p = f k ln 1- 2 = f k ln 1- Ps f k N 0 fk on edastuskanali ribalaius 2 = fk *N0 müra dispersioon ehk müra keskmine võimsus Ps on sisendsignaali võimsus I2= ln 1-
Siini taktkiirus 8 Mhz, siini laius 32bit, teoreetiline max edastuskiirus 33MB/s (264 Mb/s) MCA micro channel architecture, loodud 1987 a IBM, kasutatakse pc PS/2, ei ühildi teiste siini arhitektuuridega, vanemaid kaarte ei saa, kiirem kui ISA siin., ei ole enam kasutusel Spek. siini taktsagedus 10 MHz, siini laius 32biti, teoreetiline max. Edastuskiirus 40MB/s(240 Mb/s) VLB Vesa local bus, 1992, 16 bitise ISA siini laiendus, ISA kaardid töötavad ka seal, 32/64 bitised, 58 pinni Kasutatakse: videokaartide lisamiseks + toetavad ISA siini kaarte - Madal kiirus, suured, ei toeta plug and Play'd Siini taktkiirus 33 MHz, siini laius -32 või 64 biti, max edastus kiirus 133 MB/s 33. Mälud: EEPROM, EPROM, ROM, PROM ROM read only memory, välis ehk püsimälu asub erinevatel andmekandjatel, iga andmekandja jaoks on oma
2) sünkroonsed - see on võimalik ainult sünkroimpulsi olemasolul. RS (reset-set) , ühe ja kahetaktiline, antud on asünkroonne, R=S=1 on keelatud. Töötab: RS; Q(t), 00 >Q(t-1) , 01= 1, 10= 0, 11=-- . R S Qt 0 0 Qt-1 ei muutu 0 1 1 Set 1 0 0 reset 1 1 - keelatud *a-sünkroonne | * sünkroonne NB! Keelatud on anda mõlemasse sisendisse signaal 1. Sünkroonne ühetaktiline SR-triger erineb asünkroonsest selle poolest, et trigeri olek muutub vaid kindlail sünkroimpulssidega määratud ajahetkeil. Lisaks infosisenditele S ja R on tal veel sünkroseerimis sisend C (clock). Sünkroniseeritud infosisend toimib hetkel, mil saabub sünkroniseerimis- signaal. Kahetaktiline sobib sinna (skeemidesse), kus on vaja saada tagasisidet. Näiteks mälu vaatamine jne.
Dendriit-id on bioloogilise närvivõrgu sisendid. Sisendsignaalideks on närvi impulsid väga nõrgad elektrilised voolud. Neuron võtab vastu signaalid ja teisendab neid kui nad on piisava tugevusega. Akson on neuroni väljund. Ühel neuronil võib olla mitu sisendit ja ainult üks väljund. Peamised informatsiooni teisendused toimuvad neuroni kehas, mida nimetatakse soma-ks. Kõik seal toimuvad protsessid on keemilised. Need protsessid genereerivad väljund signaali, mille tugevus
Dendriit-id on bioloogilise närvivõrgu sisendid. Sisendsignaalideks on närvi impulsid väga nõrgad elektrilised voolud. Neuron võtab vastu signaalid ja teisendab neid kui nad on piisava tugevusega. Akson on neuroni väljund. Ühel neuronil võib olla mitu sisendit ja ainult üks väljund. Peamised informatsiooni teisendused toimuvad neuroni kehas, mida nimetatakse soma-ks. Kõik seal toimuvad protsessid on keemilised. Need protsessid genereerivad väljund signaali, mille tugevus
......................................................... 6 o transistor transistor loogika (Transistor Transistor Logic - TTL) ............................................. 6 o emittersidestuses loogika (Emitter-Coupled Logic - ECL) ....................................................... 6 o integral injektsioon loogika (Interrated Injektion Logic - IIL).................................................. 6 kolme olekuga väljund .................................................................................................................. 7 avatud suudmega/kollektoriga loogikaelemendid ......................................................................... 7 Enamkasutatavaid kombinatsioonskeeme ................................................................................................. 7 välistav või (eXclusive-OR) ................................................................................
..........6 diood transistor loogika ( Diod Transistor Logic - DTL)........................................................6 transistor transistor loogika (Transistor Transistor Logic - TTL)........................................... 6 emittersidestuses loogika (Emitter-Coupled Logic - ECL)..................................................... 6 integral injektsioon loogika (Interrated Injektion Logic - IIL)................................................6 kolme olekuga väljund ................................................................................................................7 avatud suudmega/kollektoriga loogikaelemendid....................................................................... 7 Enamkasutatavaid kombinatsioonskeeme ....................................................................................... 7 välistav või (eXclusive-OR).......................................................................................................
Arvutis säilitatakse programme (käskude jada) ja andmeid mälus kahendkujul (0-de ja 1-de jada). Põhiliselt on kasutusel von Neumanni tüüpi arvuti arhitektuur, kus nii käsud kui ka andmed asuvad samas mälus. Eksisteerib ka Harvardi arhitektuur kus on eraldi mälu käskudele ja andmetele. Kogu programmi täitmine eeldab pidevat andmevahetust protsessori ja mälu vahel. Protsessorisse loetakse käske ja andmeid ning mällu kirjutatakse resultaate (andmeid, mitte käske). Sisend ja väljund ei pruugi toimuda üldjuhul läbi protsessori vaid võib olla teostatud ka otse mälu ja sisend-väljund seadmete vahelise andmevahetusena. Mälust saab lugeda ja sinna kirjutada käske-andmeid sõnade kaupa. Eri protsessoritel on erinev sõna järgulisus. Aadress on kahend kood (number) mis näitab millise sõna poole toimub pöördumine. Mälus on taoline 0-de ja 1-de jada. Koodi enda järgi ei ole võimalik eristatda kus on andmed ja kus käsud.
Loendureid kasutatakse nii automaatikaseadmetes, kui ka arvutustehnikas. Loenduril on sünkroonsisend ja m väljundit. Iga impulsi saabumisel sünkrosisendisse muudab üks või mitu väljundit oma väärtust. Teadtud arvu väljundkombinatsioonide järel kogu väljundkombinatsioonide jada kordub. Loenduri sisse tulevad impulsid ning väljundiks on 0,1 kombinatsioonid. Erinevate väljundkombinatsioonide arvu nimetatakse mooduliks. Loendurit kasutatakse automaatikaseadmetes ja arvutitehnikas. E- sisend, mis lubab loendamise Kaks diagrammi- üks sünkroonse, teine asünkroonse jaoks. Sünkroonne loendur - ümberlülitumine toimub samaaegselt v. paralleelselt. Ümberlülitumisaeg on kogu aeg samasugune. Kasut. arvutites andmetöötluses. Asünkroonne - ümberlülitusaeg pole samasugune. Uue kombinatsiooni ilmumine sõltub sellest, missugusele üleminek toimub. Kasut. indikatsiooniseadmetes ja sagedusjagajates.
Enamkasutatavaid kombinatsioonskeeme · välistav või (eXclusive-OR) Kui kaks signaali on võrdsed annab XOR element väljundsignaaliks 0 ja 1, siis kui signaalid ei ole võrdsed. Kasutatakse komparaatoris võrdlemaks kahte sisendsõna. 2 · multiplexor (Multiplexers) siinide e. magistraalide kommuteerimiseks kasutatakse multipleksorit. Multipleksor võimaldab valida ühe mitmest siinist ja ühendada selle oma väljund siiniga. Sõltuvalt dekoodri sisendkoodist suunatakse JA-elemendi kaudu üks sisendsignaalidest läbi VÕI-elemendi väljundisse. Dekoodri sisendkood on multpleksori juhtkoodiks. · summaator (Adder) Kahe biti liitmisel on sisenditeks a ja b ning ülekanne madalamast bitist kõrgemasse (carry out). Väljundiks on summa ning ülekanne omakorda kõrgemasse bitti (carry in). Summaator on moodustatav JA, VÕI ning EI-elementidest.
ACSS Audio Cascading Style Sheets ACTLU Active Logical Unit ACTPU Active Physical Unit ACTS Automated Computer Time Service ACTT Advanced Communication and Timekeeping Technology [Seiko] ACU Automatic Calling Unit ACVC Ada Compiler Validation Capacity A/D Analog to Digital ADA Automatic Data Acquisitions + (Programming Language named after Augusta Ada Lovelace) ADB Apple Desktop Bus ADC Adaptive Data Compression (protocol) [Hayes] + Add with Carry + Analog to Digital Converter ADCCP Advanced Data Communication Control Procedures/Protocol ADD Automatic Document Detection [WordPerfect] ADF Automatic Document Feeder + Automatically Defined Function .ADF Adapter Description File (file name extension) ADI AutoCad/AutoDesk Device Interface (driver) ADIOS Automated Download and Installation of Operating Systems [Queensland U.] ADL Address Data Latch ADLAT Adaptive Lattice Filter
1. Üldine kommunikatsioonimudel Sõnumi allikas->saatja(allikast info)->edastussüsteem->vastuvõtja->sihtjaam [üheks näiteks võiks olla: Arvuti->modem->ÜKTV->modem->arvuti] sisendinfoAllikas(sisendandmed g(t))->edastaja e. transmitter(edasi saadetud signaal s(t))->edastussüsteem(saadud signaal r(t))->vastuvõtja(väljund andmed g'(t))- >lõppunkti saaväljund informatsioon m' 2. Kommunikatsioonisüsteemi ülesanne • mõistlik kasutamine/koormamine • liidestus(kokku ühendamine. Ntx: võrk+võrk, arvuti+võrk) • Signaalide genereerimine(edastamine)(signaalide ühest süsteemist teise üleviimine) • Sünkroniseerimine [andmeedastuse algust(saatja) ja lõppu(vastuvõtjat)] • Andmeside haldamine
RS (reset-set) , ühe ja kahetaktiline, antud on asünkroonne, R=S=1 on keelatud. Töötab: RS; Q(t), 00>Q(t-1) , 01= 1, 10= 0, 11=-- . t R S Q t-1 0 0 Q ei muutu 0 1 1 Set 1 0 0 reset 1 1 - keelatud *a-sünkroonne | * sünkroonne NB! Keelatud on anda mõlemasse sisendisse signaal 1. Sünkroonne ühetaktiline SR-triger erineb asünkroonsest selle poolest, et trigeri olek muutub vaid kindlail sünkroimpulssidega määratud ajahetkeil. Lisaks infosisenditele S ja R on tal veel sünkroseerimis sisend C (clock). Sünkroniseeritud infosisend toimib hetkel, mil saabub sünkroniseerimis- signaal. Kahetaktiline sobib sinna (skeemidesse), kus on vaja saada tagasisidet. Näiteks mälu vaatamine jne.
Triger on kahe stabiilse olekuga element. Tavaliselt trigeril on kaks väljunidit: Joonis: SR-TRIGER (set-resest) ühe ja kahetaktiline, antud on asünkroonne, R=S=1 on keelatud. Töötab: RS; Q(t), 00–>Q(t-1) , 01= 1, 10= 0, 11=-- Asünkroonse trigeri puhul muutub väljundi väärtus sisendite väärtuste muutuste järgi. Potentsiaaliga sünkroniseeritav SR : Sünkrosisendiga C määratakse, millal lülitub triger uude olekusse. NB! Keelatud on anda mõlemasse sisendisse signaal 1, sest otseväljund ja inversiooniväljund ei saa olla võrdsed. MS-TRIGER (Master Slave) MS-Triger on kahetaktiline triger, mis lahendab tagasisidega tekkinud probleeme. Kahetaktiline triger koosneb kahest identsest trigerist Master ja Slave. D-TRIGER (Delay) data 1 infosisend, väljundis kordab sisendi signaali, aga sünkroimpulsi võrra hiljem, saab säilitada lühiajaliselt infot. D trigeril on kaks sisendit – D andmesisend ja C clock sisend
Sõltuvalt sisendsignaalist olek kas säilib või muutub vastupidiseks. Väljundeid on üldjuhul 2 QjaQ. Kasutatakse mäluelementidena registrites, loendurites jne. Informatsiooni salvestusviisi järgi jagunevad kaheks: asünkroonsed infot salvestatakse vahetult sisendisse antud signaalidega sünkroonsed võimalik vaid sünkroimpulsi(clock) olemasolul. Sünkroniseerimine kui trigeriga on ühendatud lubav sisend, mille kõrgel väärtusel(1) loetakse sisse uued sisendid ja toimuvad üleminekud, madalal olekul(0) on triger passiivne ja säilitab oma endise oleku. Sõltuvalt tööpõhimõttest ja ehitusest jagunevad trigerid: ühetaktiline puuduseks see, et ei võimalda samaaegselt infot vastu võtta ja edastada kahetak line masterslave, kokku ühendatud 2 trigerit, et sünkroniseerimsel nulli
täpselt üks täht. Seega 1 baidiga saab teha 256 nö erinevat mustrit. Info: Ik = loga(1/Pk) a = 2 [bit] k = 1000, kbit = 1000 bit ki = 1024, kibit = 1024 bit 3. Signaali mõiste ja selle erinevad tüübid: audio, pilt, video, tekst, digitaalsed andmed. Pidevad ja diskreetsed signaalid, aja ja väärtuse järgi. Ajalised ja ruumilised signaalid, mitmemõõtmelised signaalid. Signaal on mistahes ajas muutuv füüsikaline suurus. Signaal on tehnikas andmete esituseks kasutatava füüsikalise suuruse variatsioon. Analoogsignaal on pidev signaal, millel on lõpmatu arv olekuid ning mida saab igal ajahetkel mõõta. Enamik looduslikke ja tehislikke protsesse on pidevatoimelised. Ajas muutuv signaal – nt rääkides muutub heli rõhk ajas. Ajas ja ruumis pidev signaal: Iga järgnev väärtus on eelmisest veidi erinev. Nt mikrofoni pinge. Diskreetsignaal on selline signaal, millele omistatakse väärtust ainult kindlail
38. Koodimuundur[1] 39. Erineva pöördus viisiga mälud :FILO, FIFO, assotsiatiivmälu, kahe pordiga mälu[1] 40. Puudutustundlik ekraan[1] 1. Loendurid[4] *Loenduriteks nimetatakse impulsside loendamiseks ette nähtud loogikaskeemi. Loendureid kasutatakse nii automaatikaseadmetes kui ka arvutustehnikas. Sisenditesse püütakse impulsid, väljundiks 0,1 kombinatsioonid. Erinevate väljundkombinatsioonide arvu nim. mooduliks. *E sisend- ,,enable" sisend, mis lubab loendamise. *Sõltuvalt signaali ülekandeviisist jaotatakse loendureid veel: *Sünkroonne loendur trigerite ümberlülitumine toimub samaaegselt , ümberlülitumisaeg on kogu aeg ühesugune. Kõik loenduris sisalduvad trigerid on reguleeritud kellatakti järgi. Kasutatakse alati seal, kus on vajalik täpne süstematiseeritus. *Asünkroonne trigerite ümberlülitusaeg pole siin samasugune.
Master ja Slave, mida juhitakse erinevate sünkrosignaalidega läbi EI- elemendi. Korraga saab avatud olla ainult üks pool trigerist. Kahetaktilisel trigeril on C = 1 puhul avatud ainult Master pool ja C = 0 puhul lülitub Slave peale. See väldib Master trigeris muutust ehk ei toimu mitmekordset ümberlülitumist. 3) D-Triger (Delay) Potensiaaliga sünkroniseeritav D-Triger (D Latch) D- trigeri väljund võtab sisendis oleva väärtuse, kui sünkrosisend seda lubab. Säilitab seni eelmise väärtuse kuni antakse sisse uus väärtus. Frondiga sünkroniseeritav D-triger triger lülitub ümber, kui C-sisendi väärtus muutub 0-st 1-ks või 1-st 0-ks. 4) JK-Triger (Jump Key) Käitub sarnaselt SR-trigeriga, kuid kombinatsiooni J=K=1 juures, kus SR-il oli see keelatud väärtus, on JK-l on see lubatud väärtus ja võtab eelmise olekuga vastupidise oleku:
Kasutatakse diskreetset aega. Tänu millele infokandja väärtusi vaadeldakse fikseeritud momentidel. 1.3. Analoog-digitaalmuundurid ADC koodimuundur peab muutma sisendis oleva ajas muutuva pinge kahendkoodiks, mis on võrdeline sisendpinge väärtusega. Näiteks otsese muundamise meetodi puhul, mis põhineb ADC analoogvõrdlusskeemil, on kaks sisendit: muunduv analoogsisend ja konstantse fikseeritud pingega sisend (Vref), mida kasut võrdluses etalonina. Kui alumise sisendi pinge (+) väärtus on võrdne või suurem kui ülemise sisendi (-) pinge väärtus, siis võrdlusskeemi väljund on kõrgel nivool (1). Kui alumise sisendi pinge väärtus on väiksem kui ülemise sisendi pinge väärtus, siis võrdluskeemi väljund on madalal nivool (0). 1.4. Digitaal-analoogmuundurid DAC muudab lõpliku pikkusega kahendarvu pingeks või mõneks muuks füüsiliseks suuruseks (laeng, surve).
Q Tööpõhimõtte järgi jaotatakse trigerid seadesisenditega SR-trigeriteks, loendussisenditega T- trigeriteks, andmesisenditega D-trigeriteks ning universaalsisenditega JK-trigeriteks. - Asünkroonne SR-triger – ilma sünkrosisendita triger, mis muudab väärtust sisendite muutumise järgi. Saab koostada kahest VÕI-EI-elemendist. Keelatud väärtus: S = R = 1. Väljund tuleneb S-sisendi väärtusest, kui pole keelatud väärtus. - Potentsiaaliga sünkroniseeritav SR-triger – sünkrosisendiga C määratakse, millal triger lülitub uude olekusse. Kui C = 0, siis säilitab triger oma vana oleku. Triger on avatud, kuni C = 1. (Võimalik ka madalaktiivne – tõeväärtustabel vastupidine). Avatud, kuni C-sisendil on kõrge nivoo (H).
annaabi.ee 
