Leidsid 33 sarnast õppematerjali, mis on seotud failiga "Arvutid I Eksami pletid". Need materjalid aitavad sul teemat sügavamalt mõista.
sisend, väljund, signaal, sisendit, katkestus, loogika, protsessori, käsk, loendur, vahemälu, üli, printer, maatriks, automaat, katkestuse, summaator, järjestik, analoog, register, laser, transistor, riistvara, mikroprogramm, adresseerimine, käsukood, käsud, juhtautomaat, diood, mälud, kombinatsiooni, registrisse, memory, nide.........15 3. Käsuformaadid - 0, 1, 2, 3 ja 1,5 aadressiga arvutid................................................................15 10. PILET.........................................................................................................................................15 1. Aritmeetika-loogika seade (ALU) ...........................................................................................15 2. Vahemälu (Cache) organiseerimine: otsevastavusega, assotsiatiivne ja kogumassotsiatiivne. ......................................................................................................................................................15 3. Printerid....................................................................................................................................16 11. PILET........................................................................................................
RS (reset-set) , ühe ja kahetaktiline, antud on asünkroonne, R=S=1 on keelatud. Töötab: RS; Q(t), 00>Q(t-1) , 01= 1, 10= 0, 11=-- . t R S Q t-1 0 0 Q ei muutu 0 1 1 Set 1 0 0 reset 1 1 - keelatud *a-sünkroonne | * sünkroonne NB! Keelatud on anda mõlemasse sisendisse signaal 1. Sünkroonne ühetaktiline SR-triger erineb asünkroonsest selle poolest, et trigeri olek muutub vaid kindlail sünkroimpulssidega määratud ajahetkeil. Lisaks infosisenditele S ja R on tal veel sünkroseerimis sisend C (clock). Sünkroniseeritud infosisend toimib hetkel, mil saabub sünkroniseerimis- signaal. Kahetaktiline sobib sinna (skeemidesse), kus on vaja saada tagasisidet. Näiteks mälu vaatamine jne.
õj = Teet Evartson I Digitaalloogika 1._Mikroskeemide valmistamise tehnoloogiad: Bipolaarsed tehnoloogiad: dioodloogika: kokku ühendatud n-p pooljuhid lüliti avatud, kui vool kulgeb noole suunas. Väljundvoolu hergnevustegur dioodide arv loogikaskeemis piiratud, kuna vastasel juhul võib ühte dioodi hakata läbima liiga suur vool ... summa eelnenud dioodidest * I ... vana, ei kasutata TTL Transistor-Transistor Loogika: bipolaarne transistor ... npn = emitter-base- collector ja pnp = emitter-base-collector ... viimane on negatiivse loogika näide (invertor) kolme olekuga väljund: Enabled+x1+x2. Kui E=0, f=? väiksema energitarbega & kiirem kui eelmine STTL Shotky TTL ... lisatud Shotky diood, kiire lülitumisega IIL Integrated Injection Logics ... suhteliselt madalam töökiirus, suurim elemenditihedus.. TTL modifikatsioon, milles kahe transistori pnpnp osad kokku ühendet
õj = Teet Evartson I Digitaalloogika 1._Mikroskeemide valmistamise tehnoloogiad: Bipolaarsed tehnoloogiad: dioodloogika: kokku ühendatud n-p pooljuhid lüliti avatud, kui vool kulgeb noole suunas. Väljundvoolu hergnevustegur dioodide arv loogikaskeemis piiratud, kuna vastasel juhul võib ühte dioodi hakata läbima liiga suur vool ... summa eelnenud dioodidest * I ... vana, ei kasutata TTL Transistor-Transistor Loogika: bipolaarne transistor ... npn = emitter-base- collector ja pnp = emitter-base-collector ... viimane on negatiivse loogika näide (invertor) kolme olekuga väljund: Enabled+x1+x2. Kui E=0, f=? väiksema energitarbega & kiirem kui eelmine STTL Shotky TTL ... lisatud Shotky diood, kiire lülitumisega IIL Integrated Injection Logics ... suhteliselt madalam töökiirus, suurim elemenditihedus.. TTL modifikatsioon, milles kahe transistori pnpnp osad kokku ühendet
Sõltuvalt sisendsignaalist olek kas säilib või muutub vastupidiseks. Väljundeid on üldjuhul 2 QjaQ. Kasutatakse mäluelementidena registrites, loendurites jne. Informatsiooni salvestusviisi järgi jagunevad kaheks: asünkroonsed infot salvestatakse vahetult sisendisse antud signaalidega sünkroonsed võimalik vaid sünkroimpulsi(clock) olemasolul. Sünkroniseerimine kui trigeriga on ühendatud lubav sisend, mille kõrgel väärtusel(1) loetakse sisse uued sisendid ja toimuvad üleminekud, madalal olekul(0) on triger passiivne ja säilitab oma endise oleku. Sõltuvalt tööpõhimõttest ja ehitusest jagunevad trigerid: ühetaktiline puuduseks see, et ei võimalda samaaegselt infot vastu võtta ja edastada kahetak line masterslave, kokku ühendatud 2 trigerit, et sünkroniseerimsel nulli
Trigerid Triger on mäluelement mis säilitab 1bit informatsiooni. Qt = S + -R * Qt-1Trigeril on 2 stabiilset olekut 1 ja 0. Olekuks nimetatakse trigeri väljundi väärtust antud ajakhetkel. Sõltuvalt sisendsignaalist muudab triger oleku vastupidiseks või säilitab endise oleku. Sünkroniseerimine kui trigeriga on ühendatud lubav sisend, mille kõrgel väärtusel loetakse sisse uued sisendid, toimuvad üleminekud, madalal olekul aga on triger passiivne, säilitades oma endise oleku. Vastasel juhul võiksid erinevate elementide ja kombinatsioonide erinevad viited väjundit mõjutada. Esifront vs tagafront. Ühe- vs kahetaktiline triger (MS-triger) master ja slave pool ... kahetaktilisse on kokku ühendatud 2 trigerit, et sünkroniseerimisel nulli haaramist elimineerida... slave lülitub esimesel taktil, master järgneval
Triger on kahe stabiilse olekuga element. Tavaliselt trigeril on kaks väljunidit: Joonis: SR-TRIGER (set-resest) ühe ja kahetaktiline, antud on asünkroonne, R=S=1 on keelatud. Töötab: RS; Q(t), 00–>Q(t-1) , 01= 1, 10= 0, 11=-- Asünkroonse trigeri puhul muutub väljundi väärtus sisendite väärtuste muutuste järgi. Potentsiaaliga sünkroniseeritav SR : Sünkrosisendiga C määratakse, millal lülitub triger uude olekusse. NB! Keelatud on anda mõlemasse sisendisse signaal 1, sest otseväljund ja inversiooniväljund ei saa olla võrdsed. MS-TRIGER (Master Slave) MS-Triger on kahetaktiline triger, mis lahendab tagasisidega tekkinud probleeme. Kahetaktiline triger koosneb kahest identsest trigerist Master ja Slave. D-TRIGER (Delay) data 1 infosisend, väljundis kordab sisendi signaali, aga sünkroimpulsi võrra hiljem, saab säilitada lühiajaliselt infot. D trigeril on kaks sisendit – D andmesisend ja C clock sisend
7. Andmevahetusprotokollid: sünkroonne, asünkroonne jne[3] 8. Registrid[2] 9.Mikroskeemide valmistamise tehnoloogiad[2] 10. Konveier protsessoris ja mälus[2] 11. Suvapöördusmälud[2] 12. Adresseerimise viisid[2] 13. Kuvarid[2] 14. Andmeedastuse juhtimine(bus arbitation): süsteemid katkestustega ja ilma, prioriteedid[2] 15. Multipleksor, demultipleksor[2] 16. Spetsiaalse riistvara realiseerimine[2] 17. Alamprogrammide poole pöördumine[2] 18. Vahemälu (Cache) organiseerimine: otsevastavusega, assotsiatiivne ja kogumassotsiatiivne[2] 19. Pooljuhtmälud[2] 20. Mälude klassifikatsioon[2] 21. Käsu täitmine protsessoris[1] 22. RISC ja CISC protsessorid, mikroprogramm[1] 23. Kombinatsioonskeemid ja järjestiskeemid[1] 24. Analoog ja digitaal info. Analoog liides (DAC,ADC) [1] 25. Aritmeetika-loogika seade (ALU)[1] 26. Võrdlusskeem[1] 27. Analoog ja digitaal info. Helikaart[1] 28
1. Trigerid Triger on mäluelement, mis säilitab 1 biti informatsiooni. Triger on kahe stabiilse olekuga loogikalülitus (1 või 0). Trigeri olek vastab tema väljundsignaalile. Sõltuvalt sisendsignaalist säilitab triger endise oleku või muudab seda hüppeliselt (seega sültub trigeri väljund ka selle eelmisest väljundist). Trigeril on tavaliselt 2 väljundit: otsene Q ja invertne Q . Tööpõhimõtte järgi jaotatakse trigerid seadesisenditega ehk SR- trigeriteks, loendussisenditega e. T-
2) OF Operand Fetch (Operandi laadimine) 3) OE Operand Execute (Operatsiooni täitmine ALU-s) 4) OS Operand Store (Resultaadi salvestamine) Iga etapi tätmisel rakendatud vaid 25% täielikust potentsiaalist. Käskude täitmise efektiivsust aitab tõsta RISC (Reduced Instruction Set Computing) ideoloogia. Konveier võimaldab käskude paralleelset täitmist. NT kui esimene käsk on läbinud esimese etapi ja jõudnud teise, siis saab alustada teise käsu esimese etapi täitmist jne. Konveier ei suurenda käskude täitmise kiirust, kuid tänu paralleelsusele täidetakse neid keskmiselt ajaühikus rohkem. Protsessor on nii ka pidevalt koormatud. Probleemiks on aga siirdekäsud (Branch bubbles) ja andmesõltuvus (Data dependency). Nendega tekkivad nö ,,mullid" lahendab andmete otsene edastus. 3. SUVAPÖÖRDUSMÄLUD Ehk muutmälud on toitepingest sõltuvad
........................................................... 6 o p-channel MOS ......................................................................................................................... 6 o Complementary MOS (CMOS) ................................................................................................. 6 bipolaarsed tehnoloogiad (Bipolar IC Technologies) ................................................................... 6 o diood loogika (Diod Logic - DL) .............................................................................................. 6 o diood transistor loogika ( Diod Transistor Logic - DTL).......................................................... 6 o transistor transistor loogika (Transistor Transistor Logic - TTL) ............................................. 6 o emittersidestuses loogika (Emitter-Coupled Logic - ECL) ....................................................... 6
..........................................................6 p-channel MOS........................................................................................................................6 Complementary MOS (CMOS)...............................................................................................6 bipolaarsed tehnoloogiad (Bipolar IC Technologies) .................................................................6 diood loogika (Diod Logic - DL).............................................................................................6 diood transistor loogika ( Diod Transistor Logic - DTL)........................................................6 transistor transistor loogika (Transistor Transistor Logic - TTL)........................................... 6 emittersidestuses loogika (Emitter-Coupled Logic - ECL)..................................................... 6
automaat ja juhtautomaat). 2. Arvuti mälu hierarhia. 3. Analoog info, ADC, DAC ja helikaart. 4. Pooljuhtmälud. 5. Konveier protsessoris ja mälus. 6. Virtuaal mälu. TAUSTAVÄRVIGA KÜSIMUSED ON VASTAMATA!!! PIIA 7-12 8. Andmevahetus mikroarvutis (erinevad siinid ja nende osa andmevahetuses, AB, DB, CB). 7. Erinevad siinid ja nende osa andmevahetuses (AB, DB, CB). 9. Optilised mäluseadmed. 10. Vahemälu ( Cache) organiseerimine (otsevastavusega, assotsiatiivne, kogum assotsiatiivne). 11. Enamkasutatavad kombinatsioonskeemid. 12. Klaviatuur. SILVER 13-18 13. Paralleelarvutid (SISD, SIMD, MIMD, MISD). 14. Printerid ja värviline trükk. 15. Magnetmäluseadmed. 16. Mikroskeemide valmistamise tehnoloogiad 17. Erineva pöördumis viisidega mälud :LIFO, FIFO, assotsiatiivmälu ja kahe pordiga mälu. 18. RISC ja CISC protsessorid, mikroprogramm.
Käsu täitmine protsessoris.............................................................................................. 31 3. Pinumälu (stack) realiseerimine ja kasutamine protsessoris. VT XI piletit.......................31 XIX.......................................................................................................................................... 31 1. Kombinatsioonskeemid ja järjestikskeemid. VT XVIII piletit.............................................31 2. Protsessori üldstruktuur (käsuloendur, käsuregister, käsudekooder, juhtautomaat, operatsioonautomaat)......................................................................................................... 31 3. Andmeedastus arvutis (järjestikandmeedastus, paralleelandmeedastus, veakindlad koodid). VT XVI piletit.......................................................................................................... 32 XX.......................................................................
Suur edusamm- dioodide asemel transistorid. Tarbib vähem voolu ja kiirem. * STTL (Schollky TTL e. Low TTL)- kasutatakse Soti dioodi. Pannakse transistori ette diood, et transistor ei küllastuks, kuna küllastunud transistori sulgemine võtab kauem aega. Järelikult on TTL- st kiirem. * ECL- (Emitter Coupled Logic)- bipolaartransistoridel põhinev, kiiretoimeline. Väga kiire. * MOS (Metal Oxyde Silicon)- unipolaarne tehnoloogia * NMOS (n- channel MOS)- n juhtivusega MOS- loogika. * PMOS- P juhtivusega MOS loogika * CMOS (Complementary MOS) Kasut. arvutiskeemides. Aeglasemad, kui bipolaarsed, kuid võimaldavad suurema pakkimistiheduse, energitarve väiksem. 3.TRIGERID Triger on mäluelement, mis säilitab 1 biti informatsiooni. Triger on kahe stabiilse olekuga loogikalülitus (1 või 0). Trigeri olek vastab tema väljundsignaalile. Sõltuvalt sisendsignaalist säilitab triger endise oleku või muudab seda hüppeliselt. Trigeril tavaliselt 2 väljundit: otsene O ja
I. Käsu täitmine protsessoris: Juhtautomaat- käsu täitmise juhtimine, väljastab vajalikke juhtsignaale protsessori osadele kui ka arvutile. Programmi käsu täitmine koosneb mitmetest etappidest, mida käivitavad juhtautomaadist saabuvad juhtsignaalid. Operatsioonautomaat tegeleb andmete vahetu teisendamisega. Koosneb ALUst, registermälust ja lippude registrist. Registermälu töötab protsessori sagedusel, väike ja kallis. Kuna ALUl mälu puudub, kasutatakse lippude registrit eelneva tulemuse salvestamiseks. Käsuloendur on vajalik, et teada, millise käsu täitmise juures parasjagu ollakse. Käsuloendur säilitab järgmisena täitmisele tuleva käsu aadressi. Vajalik näiteks katkestuse korral ja alamprogrammi poole pöördumisel, et fikseerida tagasipöörde aadress järgmise käsu juurde.
Master ja Slave, mida juhitakse erinevate sünkrosignaalidega läbi EI- elemendi. Korraga saab avatud olla ainult üks pool trigerist. Kahetaktilisel trigeril on C = 1 puhul avatud ainult Master pool ja C = 0 puhul lülitub Slave peale. See väldib Master trigeris muutust ehk ei toimu mitmekordset ümberlülitumist. 3) D-Triger (Delay) Potensiaaliga sünkroniseeritav D-Triger (D Latch) D- trigeri väljund võtab sisendis oleva väärtuse, kui sünkrosisend seda lubab. Säilitab seni eelmise väärtuse kuni antakse sisse uus väärtus. Frondiga sünkroniseeritav D-triger triger lülitub ümber, kui C-sisendi väärtus muutub 0-st 1-ks või 1-st 0-ks. 4) JK-Triger (Jump Key) Käitub sarnaselt SR-trigeriga, kuid kombinatsiooni J=K=1 juures, kus SR-il oli see keelatud väärtus, on JK-l on see lubatud väärtus ja võtab eelmise olekuga vastupidise oleku:
1. Pöörduma mälu poole 2. Lugema sealt käsukoodi 3. Dekodeerima selle 4. Tegema vastavaid loogilisi otsuseid vastavalt käsukoodile 5. Väljastama juhtsignaali 6. Leidma uue käsu ning salvestama selle käsuregistrisse. Protsessori üldstruktuur (sulgude sees sama) Käsuloendur (PC) käsuloendur hoiab endas järgmisena täitmisele mineva käsu aadressi. Käsuregister (IR) käsuregistrisse salvestatakse PC-st tulev käsuinfo (aadress). Hetkel käimas olev käsk. Väljundis on dekooder. Käsu dekooder Dekooder dekodeerib käsu. Selle abil saab teada, milline käsk on parasjagu käigus. Aktiivne 1 väljund. Juhtautomaat (CU) juhtautomaat juhib käsu täitmist peale dekodeerimist. Väljastab vajalikke juhtsignaale nii teistele protsessori osadele kui ka tervele arvutile. Op automaat (Datapath) Koosneb ALU-st, registermälust ja lippude registrist. Tegeleb andmete vahetu teisendamisega. Siirete (hargnemiste) ennustamine. Strateegiad
Kombinatsioonskeemid ja järjestiskeemid. Kõikides arvutites kasutatavad loogikaskeemid kuuluvad kahte suurde klassi. 3. võimalust ei ole. Kombinatsioonskeemid on sellised loogikaelementidest koostatud skeemid, millel ei ole mälu omadusi. Nad kirjelduvad loogikafunktsioonidega, milles ei ole aja parameetrit. Teades hetke sisendit, saame arvutada samal hetkel väljundite väärtused vastava loogikafunktsiooni abil. Ei ole oluline, millised olid sisendite väärtused varasematel hetkedel. Kui väljundeid on mitu, siis on iga väljundi jaoks eraldi funktsioon. Järjestikskeemid on sellised loogikaelementidest koostatud skeemid, millel on mälu omadused. See tähendab, et kõnealusel hetkel on väljundite väärtuste määramiseks vaja teada väljundite väärtusi ka eelnevatel hetkedel. Sel juhul
ARVUTITE EKSAM PILETID PILET 1. Käsu täitmine protsessoris. Teisisõnu fetch-decode-execute tsükkel. Protsessor viib käsu täide iga käsu väikeste sammude seeriana. Umbkaudu on need sammud järgmised: järgmise käsu haaramine käsuregistrisse -> käsuloenduri muutmine nii, et ta viitaks järgmisele käsule -> teha kindlaks käsu tüüp -> juhul, kui käsk kasutab sõna, mis on juba mälus, siis teha kindlaks, kus see mälus asub -> vajaduse korral haarata see sõna ja viia see protsessori registrisse -> täita antud käsk -> naaseda esimese sammu juurde ja alustada järgmise käsu täitmist. Et käsku täita, peab protsessor 1) pöörduma mälu poole 2) Lugema sealt käsukoodi 3) dekodeerima selle 4) võtma vastu käsu sisule vastavad loogilised otsused 5) väljastama juhtsignaali kõigile komponentidele arvutis.
e. Low TTL) - kasutatakse Soti Suvalise mooduliga e. kümnendsüsteemi arvuks jne. liigitatakse sõltuvalt sellest, kas dioodi. Pannakse transistori ette naaberkoodid on koodid, mis Üldjuhul on dekoodril nii mitu need programmeeritakse tehases diood, et transistor ei küllastuks, erinevad teineteisest ainult ühe sisendit n, kui mitu kohta on mälukiibi valmistaja poolt või kuna küllastunud transistori kahendjärgu poolest. Gray koodi sisendisse antaval kahendarvul. programmeerib neid kiibi sulgemine võtab kauem aega. puhul lülitub korraga ümber Maksimaalne väljundite arv kasutaja. TTL- st kiirem. ECL- (Emitter ainult 1 triger
Sisukord 1. Analooginfo, digitaalne info, ADC, DAC ja helikaart (14, 327-335) .................................... 2 2. Enamkasutatavad kombinatsioonskeemid (41-79) ................................................................. 3 3. Enamkasutatavad järjestiskeemid (80-124) ............................................................................ 4 4. Protsessori struktuur: käsuloendur, käsuregister, käsu dekooder, juhtautomaat ja operatsioonautomaat (125-132) ..................................................................................................... 5 5. Konveier protsessoris ja mälus (163-167 mälu + 184 cpu) .................................................... 8 6. Vahemälu (Cache) (171-182) ................................................................................................ 10 7
Enamkasutatavaid kombinatsioonskeeme · välistav või (eXclusive-OR) Kui kaks signaali on võrdsed annab XOR element väljundsignaaliks 0 ja 1, siis kui signaalid ei ole võrdsed. Kasutatakse komparaatoris võrdlemaks kahte sisendsõna. 2 · multiplexor (Multiplexers) siinide e. magistraalide kommuteerimiseks kasutatakse multipleksorit. Multipleksor võimaldab valida ühe mitmest siinist ja ühendada selle oma väljund siiniga. Sõltuvalt dekoodri sisendkoodist suunatakse JA-elemendi kaudu üks sisendsignaalidest läbi VÕI-elemendi väljundisse. Dekoodri sisendkood on multpleksori juhtkoodiks. · summaator (Adder) Kahe biti liitmisel on sisenditeks a ja b ning ülekanne madalamast bitist kõrgemasse (carry out). Väljundiks on summa ning ülekanne omakorda kõrgemasse bitti (carry in). Summaator on moodustatav JA, VÕI ning EI-elementidest.
Aritmeettika-loogika seade (ALU) ALU - aritmeetika-loogika seade - , . ALU . . , (, , , ,...). , ( , , ,...). , . ( ) , , . Protsessori üldstruktuur , . (..) , - () . . . - . () . . , . . " " ROM , (), , . " " RAM , . - . Vahemälu (Cache) organiseerimine: otsevastavusega, assotsiatiivne ja kogumassotsiatiivne. Peidikmälu, vahemälu (Cache) , , , . - . - , , . . - , . , , -, , - . , -, , , - . , , - . . . . , , . , , . Printerid Printer . , .. - . , , . , , . : , . , . , , . . . , . maatriksprinter (Dot matrix printer) , . , . , , . . .
4 2. MIKROPROTSESSORID 61 2.1. Mikroprotsessorite ja arvutite ehitus 61 2.1.1. Põhimõisted 61 2.1.2. Arvuti põhiplokkid ja siinid 63 2.1.3. Töötsüklid 65 2.2. Mikroprotsessori tööpõhimõte 67 2.2.1. Protsessori ehitus 67 2.2.2. Registrid ja nende otstarve 68 2.2.3. Ajadiagrammid 71 2.2.4. Käsu- ja andmevormingud 72 2.2.5. Protsessori käsustik 75 2.2.6. Adresseerimine 77 2.2.7. Pinumälu 79 2.2.8. Protsessori koostöö mälu ja välisseadmetega 79 2.3
Milline on bitijada multiplekseri väljundis? V: 10101101 Vaata eelmist joonist 5) Milline joonisel kujutatud dekoodri väljunditest on aktiivne (1), kui sisendis x1 on väärtus 0 ja sisendis x2 on väärtus 1 V: B 6) Millisel joonisel on kujutatud sellele (binaar)algebralisele tehtele vastav loogikaahel? V: B 7) Millisel joonisel on kujutatud sellele (binaar)algebralisele tehtele vastav loogikaahel? V: E 8) Joonisel kujutatud prioriteedikoodri sisendisse antakse signaal x1x2x3x4 = 0010. Milline on signaal (f1f2) koodri väljundis? V: 1 9) Millised allpoolnimetatud loogikalülituste kogumid on algebralises mõttes täielikud? V: {NING; VÕI; EI}, {NING-EI}, {EI-EGA} 3.test Järjendloogikaahelad 1) Millistel joonistel on kujutatud D-trigeri loogikaskeem? V: B, E 2) Millistel joonistel on kujutatud T-trigeri loogikaskeem? V: C 3) Joonisel kujutatud trigeri sisenditesse antakse alljärgnevad signaalid. a0 = 11111000 a1 = 01010101
kolmnurk jääb ette), väljundis c on 1 (sest tee csse ei lähe läbi kolmnurga), väljundis b on 0 (sest kolmnurk), väljundis a on 1 (sest kolmnurka pole) ■ Kui x2 algväärtus on 0, siis samal põhimõttel tema väärtus väljundis a on 0, väljundis b on 0, väljundis c on 1 ja väljundis d on 1. ■ Väljund, kus nii x1 kui ka x2 omasid väärtust 1, on c, kus seega tuleb ANDtehte vastuseks 1, True ■ Vastus: c f. Millisel joonisel on kujutatud sellele (binaar)algebralisele tehtele vastav loogikaahel? ■ Vastus: d g. Millisel joonisel on kujutatud sellele (binaar)algebralisele tehtele vastav loogikaahel?
1 Arvutite komponendid ja arhitektuur Selle teema materjale läbi töötades saad teadmised arvuti riistvarakomponentidest, arvutite arhitektuurist ja protsessori tööpõhimõtetest. 1.1 Arvuti riistvarakomponendid Õpieesmärgid Selle alateema materjale läbi töötades õpid: Määratlema arvutisüsteemi põhilised komponendid ja kirjeldada nende koostööd Tooma välja lihtsa arvutisüsteemi peamised perifeeriaseadmed ja nende parameetrid Eristama põhilisi mälutehnoloogiaid. 1.1.1 Arvutisüsteemi põhikomponendid Personaalarvuti (PC - Personal Computer edaspidi arvuti) on arvutusseade, mis koosneb erinevaid
Arvuti arhitektuuri elemendid: - arvuti käsustik - adresseerimise viisid - adresseerimise meetodid (mälu segmenteerimine ja pagineerimine virtuaalmälus) - arvuti registrite (loogiline) süsteem - mäluruumi (loogiline) korraldus Arvuti mikroarhitektuuri elemendid: - arvuti (protsessori) siinstruktuurid - mälusüsteemi füüsiline korraldus (põhimälu, vahemälud) - konveierid protsessoris ja nende korraldus - protsessori töötlusüksuste koosseis - S/V-kanalite korraldus - spetsiifilised lülitused (TLB, DMA, ROB jt) Arvuti keskseade //CPU – Central Processing Unit//, st keskprotsessorit sisaldav töötlusseade võib sisaldada kas ühe või enam protsessorit (protsessorelementi). 4. Klassikalised arvutiarhitektuurid (Princetoni, Harvardi ja modifitseeritud Harvardi arhitektuur). Princetoni ehk von Neumanni arhitektuur Iseloomulikud tunnused: Terviklik töötlusüksus
......................................................................................................... 18 4.1 Dioodelement JA......................................................................................................... 18 4.2 Transistorelement EI ehk inverter................................................................................ 19 4.3 TTL (transistor-transistor loogika) JA-EI...................................................................... 19 4.4 MOP loogika................................................................................................................ 20 4.5 n-MOP loogika............................................................................................................. 20 4.6 Komplementaarne MOP loogika.................................................................................. 20 5 Kombinatsioonseadmete süntees...................................................................................... 22
(ROM). RAM-i võib võrrelda inimese lühiajalise mäluga, ROM-i pikaajalise kustumatu mäluga. Keskseadme kui arvuti "südame" sisemise "pulsilöögi" määrab taktgeneraatori ehk kella võnkesagedus. "Meeleorganiteks" on keskseadmele juurde lisatud erilised sisend-väljund (S/V)- lülitused. Andmeimpulsse edastakse arvutisõlmede vahel siinide abil, mida võib võrrelda inimese "närvikiududega". Keskseadme protsessor täidab arvutikäske üksteisele järgnevate sammudena. Kõigepealt tuleb käsk välja lugeda mälust, panna siis erilisse käsuregistrisse ja deÅ?ifreerida käsukood, et teada saada, mida järgnevas tuleb ette võtta. Põhimõtteliselt peab iga käsu kahendkood sisaldama järgmisi osi: 1.osa, mida nimetatakse käsukoodiks (operatsioonikoodiks) ja mis määratleb teostatava tehte iseloomu (näiteks kahe arvu liitmine) 2.andmete asukoha (nende aadressid), näiteks kahe arvu liitmisel liidetavate (operandide) aadressid 3
arvutiarhitektuuri ja selle iseärasusi konkreetses realisatsioonis (loob eeldused arvutiperede tekkeks). Seadmestus on (loogika)struktuur, mis määrab konkreetsel juhul selle, kuidas arhitektuuriga määratud süsteem toimib. 4. Klassikalised arvutiarhitektuurid (Princetoni, Harvardi ja modifitseeritud Harvardi arhitektuur). Klassikalisi arvutiarhitektuure iseloomustavad: terviklik töötlusüksus; ühitatud käsu- ja andmemälu (ühine mäluruum); ühitatud süsteemisiin protsessori ja mälu vahel; tsentraalne (keskne) juhtimine; mälu lineaaradresseerimine; arhitektuur toetab madala taseme programmeerimise keelt. Princetoni arhitektuur - terviklik töötlusüksus; ühitatud käsu- ja andmemälu; ühitatud süsteemisiin protsessori ja mälu vahel; tsentraalne juhtimine; mälu lineaaradresseerimine; toetab madala taseme progemis keeli. Harvardi arhitektuur - eraldi mälud käskude ja andmete
(Postulaat – tõestuseta aktsepteeritav väide) X1 X 0 Z, X1 X 0 Z Kui siis (**) X1 X 0 Z, X1 X 0 Z Kui siis Tehete NING ja VÕI vastastikuse teisendamise omadus → duaalsuse printsiip. 6. Kombinatsioonloogika elemendid – multipleksor, demultipleksor. Kombinatsioonloogika on loogikalülituste skeem, mille väljund sõltub ainult süsteemi sisendite olekust antud hetkel. Multiplekser- lülitus või seade, mis võimaldab edastada mitut erinevat sisendsignaali ajaliselt järjestatun üht sideliini mööda Multiplekseri aadressisisend määrab, millise sisendi signaal antud hetkel väljundile pääseb. Kahekohalise aadressisisendi korral on võimalikud 2 2 erinevat aadressikoodi (00, 01, 10, 11) mis lubab 4 erineva sisendi olemasolu.
annaabi.ee 
