Random andmete kirjutamine cache'i write-through korraga muutused cache's & põhimälus (486) write-back põhimälu update'itakse cache'i bloki asendamisel (Pentium) kogumassotsiatiivne vahemälu n cache segmenti on järjestikku ühendet. Hit ühes = NO hit teistes. L1 inside CPU: Instruction Cache (16KB) + Data Cache (64KB) L2 outside CPU: 0.5..1MB L3 on the motherboard: SRAM 1..5MB Arvuti mälu cell pesik, mälu elementaarkomponent, mis sisaldab 1bit infot word pesa, mälu ühik, millele viitab 1 aadress capacity mälu maht (Bytes) density capacity / size, tihedus access time pöördusaeg, aeg mälu poole pöördumisest andmete saamiseni bandwith ribalaius, läbilaskevõime, MB/s latency latentsusaeg, aeg mälu poole pöördumise algusest andmete saatmise alguseni RAM Random Access Memory, suvapöördusmälu SAM Serial Access Mem, jadapöördusmälu ROM püsimälu
Random andmete kirjutamine cache'i write-through korraga muutused cache's & põhimälus (486) write-back põhimälu update'itakse cache'i bloki asendamisel (Pentium) kogumassotsiatiivne vahemälu n cache segmenti on järjestikku ühendet. Hit ühes = NO hit teistes. L1 inside CPU: Instruction Cache (16KB) + Data Cache (64KB) L2 outside CPU: 0.5..1MB L3 on the motherboard: SRAM 1..5MB Arvuti mälu cell pesik, mälu elementaarkomponent, mis sisaldab 1bit infot word pesa, mälu ühik, millele viitab 1 aadress capacity mälu maht (Bytes) density capacity / size, tihedus access time pöördusaeg, aeg mälu poole pöördumisest andmete saamiseni bandwith ribalaius, läbilaskevõime, MB/s latency latentsusaeg, aeg mälu poole pöördumise algusest andmete saatmise alguseni RAM Random Access Memory, suvapöördusmälu SAM Serial Access Mem, jadapöördusmälu ROM püsimälu
on hoopis trigeri endine olek ja eelmised sisendiväärtused. registrid (Registers) nihkega ja ilma N-bitise kahendkoodi salvestamiseks on vaja n trigerit, mis moodustavadki registri. Registreid ühendavad JA-elemendid, mis võimaldavad edastada koode ühest registrist teise. Registriks nim trigeritest koosnevat seadet, mis võimaldab salvestada, säilitada ja taasesitada infot (sõna kaupa). Igale registrisse salvestatud sõna bitile vastab registri koht (pesik?). Nihkega ehk jadaregister - trigerid ühendatud omavahel nihkeahelaga. Nihe paremale on madalamate bittide suunas ja vasupidi. Arvu nihutamine paremale tähendab ta jagamist arvusüsteemi alusega. Nihkereg võimaldab teisendada infi järjestikuselt kujult paralleelsele kujule ja vastuidi. Reverssiivne - nihkeregister, mis suudab nihet nii paremale kui vasakule. Ilma nihketa ehk rööpregistrisse salvestatakse info rööpkoodis, n-kohalise arvu jaoks n-trigerit. loendurid (Counter)
moodulisse keelatud. 30 Sisendid RD (Read) ja WR (Write) on vastavalt lugemise ja kirjutamise lubamiseks. Tihti kasutatakse siin ka ühte liini mille puhul näiteks madal väärtus (0) näitab kirjutamist ja kõrge väärtus (1) lugemist. Paljudel mäludel on veel täiendav sisend OE (Output Enable) mis võimaldab viia andmeliinide puhvrid kolmandasse olekusse. Mõisteid: Cell (pesik) -elementaarne mälu komponent 1 biti info säilitamiseks. Word (pesa, sõna) -mälu ühik millele viitab üks aadress. Access time (pöördumis aeg) -aeg mälu poole pöördumise algusestkuni andmete saamiseni Bandwidth (läbilaskevõime) -andmeedastus kiirus mälu ja CPUvahel(Mbaiti sekundis). Latency (latensusaeg) -aeg mälu poole pöördumise algusest andmete saabumise alguseni Random access memory suvapöördusmälu( iga sõna poole pöördumine nõuab ühepalju aega
moodulisse keelatud. 30 Sisendid RD (Read) ja WR (Write) on vastavalt lugemise ja kirjutamise lubamiseks. Tihti kasutatakse siin ka ühte liini mille puhul näiteks madal väärtus (0) näitab kirjutamist ja kõrge väärtus (1) lugemist. Paljudel mäludel on veel täiendav sisend OE (Output Enable) mis võimaldab viia andmeliinide puhvrid kolmandasse olekusse. Mõisteid: Cell (pesik) -elementaarne mälu komponent 1 biti info säilitamiseks. Word (pesa, sõna) -mälu ühik millele viitab üks aadress. Access time (pöördumis aeg) -aeg mälu poole pöördumise algusestkuni andmete saamiseni Bandwidth (läbilaskevõime) -andmeedastus kiirus mälu ja CPUvahel(Mbaiti sekundis). Latency (latensusaeg) -aeg mälu poole pöördumise algusest andmete saabumise alguseni Random access memory suvapöördusmälu( iga sõna poole pöördumine nõuab ühepalju aega
momendil kui takt läheb üle nullilt ühele (esifront) või ühelt nullile (tagafront). · registrid (Registers) nihkega ja ilma N-bitise kahendkoodi salvestamiseks on vaja n trigerit, mis moodustavadki registri. Registreid ühendavad JA-elemendid, mis võimaldavad edastada koode ühest registrist teise. Registriks nim trigeritest koosnevat seadet, mis võimaldab salvestada, säilitada ja taasesitada infot (sõna kaupa). Igale registrisse salvestatud sõna bitile vastab registri koht (pesik?). Nihkega ehk jadaregister - trigerid ühendatud omavahel nihkeahelaga. Nihe paremale on madalamate bittide suunas ja vasupidi. Arvu nihutamine paremale tähendab ta jagamist arvusüsteemi alusega. Nihkereg võimaldab teisendada infi järjestikuselt kujult paralleelsele kujule ja vastuidi. Reverssiivne - nihkeregister, mis suudab nihet nii paremale kui vasakule. Ilma nihketa ehk rööpregistrisse salvestatakse info rööpkoodis, n-kohalise arvu jaoks n-trigerit. · loendurid (Counter)
annaabi.ee 
