ainult LOAD ja STORE käsud, kiire registermälu, operatsioonid teostatakse kohe riistvaras. Risc: suhetliselt vähe käske (eelistatavalt alla 100) ja vältida tuleb keerulisi käske vähe adresseerimise viise (eelistatavalt üks või kaks) vähe erinevaid käsu formaate (eelistatavalt üks või kaks), et kiiredada dekodeerimist kõik käsud tuleb täita otse riistvaras ühe taktiga, ilma mikroprogrammita maksimaalne käskude täitmise kiirus, mis viib paralleelsuseni ainult LOAD ja STORE käsud pöörduvad mälu poole võimas register mälu (ulatudes32 kuni 132-ni), et võimalikult palju oleks register- register tüüpi käske ja vähe pöördumisi mälu poole jäiga loogikaga (hardwired) juhtautomaat, mis võib ka tehnoloogia arenedes asenduda mikroprogrammeeritavaga efektiivne andmevahetus alamprogrammidega effektiivne käskude järjekorra juhtimine (siirded ja alamprogrammid) PILET 3.
Risc: suhetliselt vähe käske (eelistatavalt alla 100) ja vältida tuleb keerulisi käske vähe adresseerimise viise (eelistatavalt üks või kaks) vähe erinevaid käsu formaate (eelistatavalt üks või kaks), et kiiredada dekodeerimist kõik käsud tuleb täita otse riistvaras ühe taktiga, ilma mikroprogrammita maksimaalne käskude täitmise kiirus, mis viib paralleelsuseni ainult LOAD ja STORE käsud pöörduvad mälu poole võimas register mälu (ulatudes32 kuni 132-ni), et võimalikult palju oleks register-register tüüpi käske ja vähe pöördumisi mälu poole jäiga loogikaga (hardwired) juhtautomaat, mis võib ka tehnoloogia arenedes asenduda mikroprogrammeeritavaga efektiivne andmevahetus alamprogrammidega effektiivne käskude järjekorra juhtimine (siirded ja alamprogrammid) 3
RISC protsessori projekteerimise põhimõtted: · suhetliselt vähe käske (eelistatavalt alla 100) ja vältida tuleb keerulisi käske · vähe adresseerimise viise (eelistatavalt üks või kaks) · vähe erinevaid käsu formaate (eelistatavalt üks või kaks), et kiirendada dekodeerimist · kõik käsud tuleb täita otse riistvaras ühe taktiga (täidetakse ALU-s) · maksimaalne käskude täitmise kiirus, mis viib paralleelsuseni 22 · ainult LOAD ja STORE käsud pöörduvad mälu poole · võimas registermälu (ulatudes 32 kuni 132-ni), et võimalikult palju oleks register-register tüüpi käske ja vähe pöördumisi mälu poole · jäiga loogikaga (hardwired) juhtautomaat, mis võib ka tehnoloogia arenedes asenduda mikro-programmeeritavaga · efektiivne andmevahetus alamprogrammidega
RISC protsessori projekteerimise põhimõtted: · suhetliselt vähe käske (eelistatavalt alla 100) ja vältida tuleb keerulisi käske · vähe adresseerimise vise (eelistatavalt üks või kaks) · vähe erinevaid käsu formaate (eelistatavalt üks või kaks), et kiirendada dekodeerimist · kõik käsud tuleb täita otse riistvaras ühe taktiga (täidetakse ALU-s) · maksimaalne käskude täitmise kiirus, mis viib paralleelsuseni 22 · ainult LOAD ja STORE käsud pöörduvad mälu poole · võimas registermälu (ulatudes 32 kuni 132-ni), et võimalikult palju oleks register-register tüüpi käske ja vähe pöördumisi mälu poole · jäiga loogikaga (hardwired) juhtautomaat, mis võib ka tehnoloogia arenedes asenduda mikro-programmeeritavaga · efektiivne andmevahetus alamprogrammidega
· vähe adresseerimise viise (eelistatavalt üks või kaks) üldiselt kasutatakse kasutatakse aga siiski viite adresseerimise viisi, võrdluseks CISC-i puhul on neid üle 25. Tähtis on ka see, et need mahuksid olemas olevasse pipeline. · vähe erinevaid käsuformaate (eelistatavalt üks või kaks), et kiirendada dekodeerimist - · kõik käsud tuleb täita otse riistvaras ühe taktiga(täidetakse ALU-s); · maksimaalne käskude täitmise kiirus, mis viib paralleelsuseni - Iga RISC süsteemi põhiomaduseks on pipelining, see on viis kuidas täita järjekorras käskluseid paralleelselt. Mida rohkem on astmeid (erinevaid käsklusi)seda suurem on paralleelsus ja seetõttu peaks suurem olema ka protsessori kiirus. Siiski vaid astmete juurde lisades hakkaksime kiiruse võitmise asemel hoopis kiiruses kaotama, kuna suurema arvu astmete korral tekib rohkem konflikte, mis omakorda nõuaksid keerulisemat riistvara.
operantide lugemine ja resultaadi salvestamine, kuid ta puudub täitmisel. RISC protsessorites on palju tegeldud käskude täitmise efektiivsuse tõstmisega. Selle protsessori projekteerimise põhimõtted: suhetliselt vähe käske (soov. alla 100) ja vältida tuleb keerulisi käske; dekodeerimise kiirendamiseks vähe erinevaid käsuformaate (soov. 1 või 2); vähe adresseerimise viise (soov. 1 või 2); maksimaalne käskude täitmise kiirus viib paralleelsuseni; käsud tuleb täita ühe taktiga otse riistvaras (täidetakse ALU-s); mälu poole pöörduvad ainult LOAD ja STORE käsud; jäiga loogikaga (hardwired) juhtautomaat, mis võib tehnoloogia arenedes asenduda mikroprogrammeeritavaga; võimas registermälu (32st 132-ni), et võimalikult palju oleks registerregister tüüpi käske ja vähe pöördumisi mälu poole; efektiivne andmevahetus alamprogrammidega; efektiivne käskude järjekorra juhtimine (siirded ja alamprogrammid). 19
instruktsioonid ei ole interpreteeritud). RISC: 1. suhetliselt vähe käske (eelistatavalt alla 100) ja vältida tuleb keerulisi käske 2. vähe adresseerimise viise (eelistatavalt üks või kaks) 3. vähe erinevaid käsu formaate (eelistatavalt üks või kaks), et kiiredada dekodeerimist 4. kõik käsud tuleb täita otse riistvaras ühe taktiga, ilma mikroprogrammita 5. maksimaalne käskude täitmise kiirus, mis viib paralleelsuseni 6. ainult LOAD ja STORE käsud pöörduvad mälu poole 7. võimas register mälu (ulatudes32 kuni 132-ni), et võimalikult palju oleks register-register tüüpi käske ja vähe pöördumisi mälu poole 8. jäiga loogikaga (hardwired) juhtautomaat, mis võib ka tehnoloogia arenedes asenduda mikroprogrammeeritavaga 9. efektiivne andmevahetus alamprogrammidega 7 10
annaabi.ee 
