route, laeme FPGAsse. 33. Mis on VHDL koodi kolm peamist komponenti? Lisa lühikirjeldused. Teegid(milliseid lisasid kasutame, nt artimeetika), entity(I/O viikude määramine), architecture(kuidas kood käitub). 34. Mis on kirjas ja millisel kujul .ucf failis ning mis on TestBench Xilinx ISE tarkvara puhul? UCF failis on kirjas i/o viikude paigutus, kujul NET „led0“ LOC = „G12“ TestBench on simulaator, millega saab testida koodi käitumist. 35. Mis faililaiendiga on VHDLi kood ning TestBenchi kood Xilinx ISE tarkvara puhul? Mõlemad .vhd 36. Mis olid neli TestBenchi juures kasutatavat erindi tüüpi? Milline neist peatab programmi töö? Note, warning, error ja failure, mis peatab programmi töö. 37. Mis vahet on sünteesitaval ja simuleeritaval koodil? Too üks koodi elemendi näide. Simuleeritaval koodil määratakse ise sisendite väärtused. Testbenchil on clocki ja stimulus process lisaks. 38. Miks on koodi kirjutamise puhul sulud olulised
..) vajalikku olekusse C või kommunikatsioonist On olemas ,,back-end" tarkvara StateChart'ide või et mõnda olekusse kunagi ei jõutaks. Kas on Java piiranguteta kasutamine): Iga protsesside vaheline suhtlemine eeldab transleerimiseks C-sse või VHDLi, võimaldades võimalik · Võime kirjeldada "kõike" mõningast sedasi liikuda ühest märgistusest teise? · Puudub võimalus formaalseks analüüsiks (või see kommunikatsiooni ja sünkroniseerimist C tarkvaralisi ja riistvaralisi lahendusi. Spetsiaalsed matemaatilised töövahendid.
annaabi.ee 
