kiibisisestel vahemäludel; 11. Informatsiooni ettevalmistamisel rakendatakse efektiivseid optimeerivaid kompilaatoreid. 12. RISC-arhitektuur toetab riistvaralisel tasemel kõrgkeelsete programmide töötlust. 13. Kompileerimisel saadavate objektprogrammide maht RISC-arhitektuuri korral on tavaliselt mõnevõrra suurem, kui CISC-arhitektuuriga protsessoreil; 14. Katkestuste töötlusel võib esineda ajakadusid. 15. Kui CISC-arhitektuuriga protsessorid arenevad makroparallelismi suunas. 32. RISC- ja CISC-arhitektuuride võrdlus. 33. Arvutite mälu-, sagedus- ja võimsusmüüri olemus. Mälumüür – programmide töötluskiirust piirab infoliikluse kiirus protsessori ja mälusüsteemi vahel. Sagedusmüür – klassikalistes protsessorites on rakendanud järjest suurema astmete arvuga käsukonveiereid, et saavutada järjest kõrgemat infotöötluse kiirust. Konveierite üksikute astmete struktuurne
Aeganõudvate operatsioonide täitmise kiirendamiseks on nende ohje viidud tarkvaraliselt tasemelt riistvaralisele. 13. Kompileerimisel saadavate objektprogrammide maht RISC-arhitektuuri korral on tavaliselt mõnevõrra suurem, kui CISC-arhitektuuriga protsessoreil; 14. Katkestuste töötlusel võib esineda ajakadusid. RISC-arhitektuuri on optimeeritud arvestusega, et katkestus-orienteeritud tegumeid tuleb töödelda harva. 15. Kui CISC-arhitektuuriga protsessorid arenevad makroparallelismi suunas, st. jõudluse tõstmiseks ühendatakse mitu identset protsessorit ühtseks süsteemiks, siis 32. RISC- ja CISC-arhitektuuride võrdlus. 33. Arvutite mälu-, sagedus- ja võimsusmüüri olemus. Nõuded infotöötluse süsteemide jõudlusele kasvavad pidevalt. Klassikalised jadatöötlusmudelitele põhinevad arhitektuurid on ammendamas oma arengupotentsiaali, neile eksisteerivad reaalsed jõudluspiirangud: 1. Mälumüür //memory wall//
annaabi.ee 
