Digiloogika II konspekt
Simuleeritaval koodil määratakse ise sisendite väärtused. Testbenchil on clocki ja stimulus
process lisaks.
38. Miks on koodi kirjutamise puhul sulud olulised?
Et saavutada kindlasti soovitud loogiliste tehete järjekord.
39. Kas VHDL on tõusutundlik või mitte?
Ei ole.
40. Loo antud skeemile ENTITY:
ENTITY xorv2rat is
Port ( a, b : in std_logic;
X : std_logic);
END xorv2rat;
41. Loo antud skeemile ARCHITECTURE:
ARCHITECTURE xorarh of xorv2rat is
begin
x <= a xor b;
end xorarh;
42. Loo antud ajadiagrammile tõeväärtustabel (sisendid on d, clk ja rst ning q on väljund):
43. Joonista toodud skeemi tõeväärtustabel ja kirjuta välja y’i funktsioon. Kuidas sai vältida
tekkivat värelust?
a b c f
0 0 0 0
0 0 1 0
0 1 0 0
0 1 1 1
1 0 0 1
1 0 1 1
1 1 0 0
annaabi.ee 
