Digiloogika II konspekt
Std_logic = 1 / 0 ja std_logic_vector on n std_logic-ut, nt std_logic = ’1’ ja std_logic_vector =
„1010“
46. Mitme bitine on vaikimisi VHDL keeles integer?
32bitti
47. Mis on SIGNED ja UNSIGNED ning mis erinevus on nende muutujate väärtuses?
Signed on märgiga arv ja unsigned märgita arv, signed puhul näitab esimene bitt märki, 1 on –
ja 0 on +.
48. Mida tähendab VHDLi kood: x <= a & b;?
a-le lisatakse järgi b ja selle tehte tulemus omistatakse X-ile.
49. Nimeta kaks moodust VHDLis konverteerimise kasutamiseks?
to_signed(S), signed(S);
50. Missugused operaatorid (tehtemärgid) on VHDLis kasutatavad? Nimetage vähemalt 5
And, or, not, +, -
51. Olgu meil: SIGNAL d : STD_LOGIC_VECTOR (7 DOWNTO 0); Mis väärtused on:
d'LOW, d'HIGH, d'LEFT, d'RIGHT, d'LENGTH, d'RANGE=( ), d'REVERSE_RANGE=( )?
d’LOW – tagastab madalaima massiivi indeksi
d’HIGH – tagastab kõrgeima massiivi indeksi
d’LEFT – tagastab vasakpoolseima massiivi indeksi
annaabi.ee 
