"verilogis" - 1 õppematerjal

Funktsionaalsed signaaliprotsessorid

Baseerub moodulite hierarhial Moodulid on defineeritud sisend-väljund ja kahesuunaliste (bidirectional) portide kaudu Võimaldab paralleeltöötlust, programmide täitmine ei pruugi toimuda lineaarselt Operaatorid loogiliste tehete sooritamiseks (vt. Järgmine slaid) Toomas Ruuben. TTÜ Raadio ja sidetehnika 134 instituut. 67 Verilog omadused Verilogis eksisteerib 2 omistavat operaatorit Blokeeriv omistamine (=) Mitteblokeeriv omistamine (<=) Mitteblokeeriv omistamine võimaldab koostada "state-machine" ilma ajutisi muutujaid defineerimata ja kasutamata Verilog on tõstutundlik (case-sensitive), omab eelprotsessorit (preprotcessor) Sarnaselt VHDL-ile on osad konstruktsioonid sünteesitavad Toomas Ruuben. TTÜ Raadio ja sidetehnika 135 instituut.