"optimiseerimislgoritme" - 1 õppematerjal

Funktsionaalsed signaaliprotsessorid

Verilog-2005 ­ Väiksed täiendused, vigade parandused System Verilog ­ Verilog 2005 nn. "superset" Toomas Ruuben. TTÜ Raadio ja sidetehnika 144 instituut. 72 FPGA-de loogiline implementatsioon Loogika võib olla kirjeldatud kas VHDL keeles või ka skemaatiliselt Loogiline süntees kasutab teatud liiki optimiseerimislgoritme et parendada mittefunktsionaalseid omadusi: Jõudlus Maht Voolutarve Kahjuks pole võimalik saavutada kõikide nende näitajate üheaegset paranemist Süsteemiga kaasa antud arendusvhendid ei pruugi anda optimaalset tulemust. Võib tekkida vajadus nn. käsitsi optimiseerimise järele Toomas Ruuben. TTÜ Raadio ja sidetehnika 145 instituut. FPGA-de loogiline implementatsioon