Funktsionaalsed signaaliprotsessorid
ning FPGA-de füüsiline disain)
Technology mapping (tehnoloogiline kaardistamine) teisendab
algoritmilise loogilise võrgu loogiliste elementide võrguks
Optimiseerimise kriteeriumideks on pindala (kasutatavate
loogikaelementide arv) ja viide (loogikaelementide paigutus)
Oluline on veenduda, et loogika mahuks FPGA-sse või et FPGA
oleks võimalikult efektiivselt kasutatud.
Füüsikaline disain jaotatakse kahte etappi:
Placement-määratakse ära loogililste elementide positsioonid ja I/O portide
asukohad
Routing- määratakse ära ühendusteed loogiliste elementide ja I/O portide vahel
Mõlemad etapid on omavahel seotud. Näiteks väga hea paigutus ei
pruugi olla marsrutiseeritav. Võib tekkida vajadus iteratsioonide
järele.
Toomas Ruuben. TTÜ Raadio ja sidetehnika 157
instituut.
FPGA-de loogiline implementatsioon
annaabi.ee 
