Signaalid on järjestatud ülevalt alla: a, b, c_in, c_out ja y. Sisendi väärtused on: a = 0, b = 1 ja c_in = 1. Tulemuseks saame, kui kõik bitid omavahel liidame. Kahendsüsteemis 0 + 1 + 1 = 10. Ülekanne c_out = 1 ja väljund y = 0. Summa vastus ja ülekanne c_in koos väljundiga y on sama arv. Joonis 7 sisaldab käitumusliku kirjelduse CASE lausega tulemust simulaatoril Kokkuvõte Ülesande käigus pidi looma 1-bitiline täissummaator VHDL keele. Lahendus pidi olema andmevoo kirjeldusstiiliga, käitumusliku kirjeldusstiiliga, kasutades IF-ELSE lauset ja käitumusliku kirjeldusstiiliga, kasutades CASE lauset. Lisaks pidi looma testpingi ja lõpetuseks simuleerida antud süsteemi ning jõuda järelduseni, et tulemus ei sõltu kirjeldusviisist. Programmi testimisel tegin läbi kõik lahendusviisid ja jõudsin järelduseni, et tulemus ei sõltu kirjeldusviisist.
14 tehe. Joonis 5 Lahutamise sisendid Joonisel 6 on näha lahutamise simulatsiooni. Signaalid on järjestatud ülevalt alla: A_TB, B_TB, C_IN, Y_TB, C_OUT_TB, T_SUB ja TEST_NR. Kõik numbrid on kümnendsüsteemis. Hetkel tehakse joonis 3 peal tehe 1 - 1 - 1, mille tulemuseks tuleb 15. Joonis 6 Lahutamise simulatsioon Kokkuvõte Ülesande käigus pidi looma 4-bitise liitja/lahutaja, kasutades nelja 1-bitist täissummaatorit. Liitja/lahutaja pidi kirjeldama struktuurse kirjeldusstiiliga. Programmi käigus tegin läbi 18 testi, millest 8 olid liitmistehted ja 10 lahutamistehted. Tulemused vastasid ülesande püstitusele.
annaabi.ee 
