"sisendpingeid" - 1 õppematerjal

Skeemitehnika I kordamisküsimused

7. Loogilise 0-i ja 1-e reaalsed elektrilised väärtused tänapäevastes CMOS tehnoloogial digitaalseadmetes. 0 – 0-1,5 V 1 – 3,5-5 V 8. Milliseid probleeme kohtame vana TTL ja CMOS ühendamisel (sisend- ja väljundpinged ning voolutarve)? Ttl min high võib olla madalam kui cmos kõige madalam high väärtus. (2,7V) Ttl-transistor transistor loogika Cmos-metalloksiid pooljuht KMOP loogika ei talu suuri negatiivseid sisendpingeid., KMOP struktuurid on väga tundlikud staatilise elektri suhtes! TTL puudused: vastandina KMOP-lülitusele tarbib TTL voolu ka siis, kui on stabiilses seisundis 9. CMOS loogikaelementide (inverter, NING-EI ja VÕI-EI) elektriskeemid transistoridel (piisab kahest sisendist). Inventer ehk EI element. Koosmeb kahest järjestikku ühendatud eri tüüpi kanaliga väljatransistorist. vdd-toide NING-EI (NAND) – realiseerib konjuktsiooni eitust. Väljund on kõrgel nivool siis, kui vähemalt