(Joonis 1.) Viimaks selgus, et parima tulemuse, disainireegleid jälgides, saadi siis, kui pMOS oli umbes kolm korda laiema kanaliga, kui nMOS. Siis sai parima võimaliku simulatsiooni tulemuse (Joonis 2.). Invertori genereerimisel (joonis 3.) ei õnnestunud simulatsiooni teha, kuid see oleks kindlasti tulnud väga sarnane, tehtud invertori simulatsioonile. LIHTLOOGIKA Tuli teha MOS-transistortest lihtloogika element. Valiti esimene, NAND2 (joonis 4.). Layout'i tegemine oleks pidanud käima lihtsamalt, kuid nüüd tuli pMOS teha sama laia kanaliga, kui nMOS (Joonis 5.). Analoogskeemi koostamine Joonestati operatsioonivõimendi skeemist (joonis 8.), layout (joonis 9.), mille simulatsioonist (joonis 10.) otsiti võimendust (tabel 1.) ja saadud tulemustest joonistati graafik (graafik 1.). Võimendi koosnes üheksast transistorist, millest neli olid pMOS ja viis nMOS. Mängides
end contents; --sisu library IEEE; use IEEE.std_logic_1164.all; entity or2 is port(a,b: in std_logic; --siin defineerime or2 komponendi o: out std_logic); --olemi ehk sisendid ja väljundid end or2; library IEEE; use IEEE.std_logic_1164.all; architecture contents of or2 is begin o <= '1' when (a='1' or b='1') else '0'; --siin defineerime or2 sisu end contents; library IEEE; use IEEE.std_logic_1164.all; entity nand2 is port(a, b: in std_logic; o:out std_logic); --siin on defineeritud nand2 olem, ehk end entity nand2; --praktiliselt tema sisendid ja väljundid library IEEE; use IEEE.std_logic_1164.all; architecture contents of nand2 is begin o <= '0' when (a = '1' and b = '1') else '1'; --siin defineerime nand2 sisu end contents; architecture struct of f_system is component and2 --defineerime and2 komponendi port (a, b : in std_logic;
annaabi.ee 
