mälu pikalt ning seepärast toimub pidevat mäluseisu värskendamine. Mälu värskendamine on üks põhjus, mis DRAM on oluliselt aeglasem SRAM'st. Lisalugemist: wikipedia.org, arvutiweb.ee Veakontroll Veakontroll on kasutusel peamiselt DRAM tüüpi mäludes. Veakontrolli mõte seisneb selles, et teatud arvu bittide kohta arvutatakse kontrollsumma ning andmete mälust lugemisel kontrollitakse, kas summa on sama. Paarsuskontrolliga mälud Paarsuskontrolliga mälude puhul hoitakse iga kaheksa biti (1 bait) kohta meeles veel ka paarsusbitti (kas 0 ja 1 oli kirjutatud andmetes paarisarv korda või mitte). Leiab mälust ühebitilisi vigu (kui on kaks viga järjest, siis ei pruugi viga avastada) ja vigu parandada ei suuda (puudub võimalus kindlaks teha kus viga oli). Lisalugemist: wikipedia.org ECC (Error detection and correction) Märksa keerulisem veakontroll, avastab ka mitmebitilisi vigu ja võimaldab kohaldada ka veaparandust lihtsamatel
et kasutajal pole vaja vaeva näha DIP- lülitite ja sildadega. Joonis 16 ISA ühenduspesa Chipset Chipset määrab ära ka kui palju level 2 cache'i on võimalik kasutusele võtta. Samuti määrab chipset ära selle, kui suure hulga mälu on võimalik cachida. Chipset määrab ära maksimaalse mälu arvuks 20b ja 40b. Millist tüüpi mälu üldse on võimalik vastava emaplaadi puhul kasutada. Määrab ära mälupesade arvu emaplaadil. Kas võib kasutusel olla mälu paarsuskontrolliga või paarsuskontrollita. Chipset jaotatakse kaheks - põhja sild ja lõuna sild (North bridge and South bridge). Kahte andmevahetuskanalit ühendav sild. Mida suurem sild põhja ja lõuna vahel, seda kiiremini andmed jõuavad protsessorisse ja mällu. Chipset kodeerib aadresse. CPU pöördub mällu andmete saamiseks. Chipset tõlgib ära CPU palve. Cache'i saadetakse esimesena. Toimub siinide bufferdamine - chipset omab vastavaid andme buffreid, mida suuremad, seda parem chipset.
EEPROM (Electrically Erasable PROM) - mitmekordselt ümberprogrammeeritav püsimälukiip, mille eelnev kustutamine toimub elektrilise signaali abil ja seda tüüpi püsimälu kasutatakse tänapäevastes arvutites ja riistvaraseadmetes, et võimaldada riistvaraseadmete programmikoodi uuendada paranduste ja uue funktsionaalsuse lisamiseks. Mälude veakontroll on kasutusel kriitilistes kontrollerites või serverarvutites. Veakontroll võib olla realiseeritud kas paarsuskontrolliga, kus teatud arvu bittide kohta arvutatakse kontrollsumma ning andmete mälust lugemisel kontrollitakse, kas summa on sama. Sellise lahenduse korral on võimalik avastada 1-bitiseid mäluvigu. Teine mälukiipides tuntud veakontrollimeetod on ECC (Error detection and correction). Selle kontrollimeetodi puhul on iga mälumoodulil eraldi kontrollbitt ja selle kontrollimehhanism ka mälukontrollerile sisse ehitatud. ECC mälude korral on võimalik
annaabi.ee 
