jagatud neljaks etapiks: 1) IF Instruction Fetch + Instruction Decode(Käsu laadimine ja dekodeerimine) 2) OF Operand Fetch (Operandi laadimine) 3) OE Operand Execute ( Operatsioni täitmine ALU-s) 4) OS Operand Store ( Resutaadi salvestamine) Programmi täitmine ilma konveierita: *Selgub, et iga etapi täitmisel on rakendatud vaid 25% täielikust potentsiaaist. Käskude täitmise efektiivsust aitab siinkohal oluliselt tõsta RISCi ideoloogia poolt arvutitehnikasse toodud konveierprotsess. *Eelnevale näitele vastandudes oletame nüüd, et kõik neli käsutäitmise etappi oleksid sõltumatud ning umbes sama kestvusega. Sellisel juhul saaksime esimese käsu esimese etapi täitumisel hakata täitma teise käsu esimest etappi jne. Selliselt jätkates on meil sisuliselt võimalik täita 4 käsku 1 käsu täitmise ajaga ning protsessori efektiivsust tõsta 4-kordseks.
3) OE Operand Execute (Operatsioni täitmine ALUs) 4) OS Operand Store (Resutaadi salvestamine) Kui käske täita ilma konveirita, siis töötaks iga etapi täitmisel vaid 20% riistvarast ning ülejäänud ei teeks midagi, sest protsessor suudab korraga teha igast käsust ühte. Iga käsu täitmiseks kuluks 4 takti. Selleks, et käskude täitmise efektiivsust tõsta kasutataksegi konveierit, mille on arvutitehnikasse toonud RISC (Reduced instruction set computing) ideoloogia. Konveier võimaldab käskude paralleelset täitmist. Näiteks kui esimene käsk on läbinud esimese etapi ja jõudnud teise, siis saab alustada juba teise käsu esimese etapi täitmist jne. Konveier ei suurenda käskude täitmise kiirust, kuid tänu paralleelsusele täidetakse neid keskmiselt ajaühikus rohkem. Protsessor on nii ka pidevalt koormatud. Analoogiline on konveieri töö ka tootmises
3. SIIRETE (HARGNEMISTE) ENNUSTAMINE (BRANCH PREDICTION) Skeem üritab ära arvasta, kas andmeid tuleks sisse lugema hakata uuest mälu asukohast, millele masinkoodi tingimuslause viitab või jätkata vanast (juhul, kui siiret ,,ei võetud"). Kui siirde ennustamise suhtes otsustatakse valesti, tuleb konveier käskudega täis laadida otsast peale, millega kaasneb suur ajakulu siit ka vajadus taolise tehnoloogia järele. RISC protsessori poolt arvutitehnikasse toodud konveiertehnika ülima efektiivsusega kaasnevad kohati raskesti lahendatavad probleemid: a) Andmesõltuvus (Data dependency) lahendatav tehnilise nipiga, mis vajamineva operandi kiirkorras eelmisesse konveieri sammu kannab (interval forwarding)- b) Tingimuslausete ümberjuhatus (Branching pipeline bubbles) toimetulekuks on protsessorites realiseeritud eraldi loogikaskeem, mis tegelebki hargnevuste ennustamisega.
annaabi.ee 
